数字集成电路设计探讨

导语：数字集成电路设计探讨一文来源于网友上传，不代表本站观点，若需要原创文章可咨询客服老师，欢迎参考。

【摘要】现代数字电子技术的高速发展使得传统的数字电路设计模式已经无法跟上时代的需求。在未来，通过硬件描述语言来辅助设计也是未来电路设计的发展趋势。Vhdl的出现让现代电子产品设计得到了完善，对于今后相关工作也具有重要的促进作用。

【关键词】数字集成电路；Vhdl；应用

Vhdl最早出现于上世纪80年代末，主要用于电路设计的一种高级程序语言。目前这种语言是现代的电路设计中的重点，其优势也相对突出。它的出现完善了现代数字电路设计的整体结构，让内部程序和外部程序形成了良好的协调，在技术上实现了创新化，也是未来科技研究的重要方向。笔者也根据自身的工作经验，就如何实现Vhdl的合理应用提出了自己的看法。

1.Vhdl简介

1.1Vhdl的概念。Vhdl即超高速集成电路硬件描述语言，在数字电路设计当中普遍使用。而在中国，通常运用于ASIC、FPGA或是CPLD的设计当中。Vhdl主要描述数字系统的结构和行为，从语法上和传统的计算机高级语言类似。其系统的设计理念涉及到内部功能和算法也包括外部端口，在对设计实体定义外部界面之后，其它设计也可以直接对实体进行调用，这也是Vhdl系统设计的基础。与其它的一些硬件描述语言相比，Vhdl在行为描述能力上更加出众，也是目前设计领域最常见的意见描述语言，从逻辑上保障电子系统的安全运行。而其大量的库函数和语句，在系统设计早期就能对系统可行性进行判断，从而在仿真模拟的基础上来进行完善和优化。即便是设计者对硬件结构不完全掌握的前提下，也不需要对设计目标器件进行管理，也可以进行独立的设计[1]。1.2Vhdl的特点。Vhdl的设计描述功能是多层次化的，既可以对门级电路进行描述，也可以对系统级电路进行描述。描述的方式可以通过结构描述、行为描述和寄存器描述三种方式，必要时还能通过配合协调的方式来进行。此外，在硬件电路模型的设计上，Vhdl也能体现其特点，重点在于给硬件描述提升了自由度，并支持传输延迟，让设计者们能够创建高层次的系统模型，使系统模型能够具备合理的稳定性。图1Vhdl的具体设计流程Vhdl目前是IEEE标准下的硬件描述语言，因此现阶段的大多数EDA工具都能支持Vhdl的使用，且主要的设计来源是Vhdl的源代码，因而其结构化的优势也能让其易修改，且支持同步电路和异步电路的设计[2]。设计人员可以通过逻辑行为来描述电子系统。作为一种标准化的硬件描述语言，其强大的控制能力也能让模块更加具有利用价值，且模块可以通过预先设计的方式来进行存放，在后续的设计环节中也可以进行调用，让设计成果进行交流，使得设计描述转移的过程具备可行性。Vhdl的兼容性和独立性也可以让系统运行完全脱离电子加工设备，并保障系统的合理运行，随时进行数字系统的有效复制。例如图1所展示的设计流程，就是对Vhdl特点的概括。1.3Vhdl的程序结构。1.3.1库库是编译后的数据集合，在库中所存储的内容是结构体描述、实体定义和程序包、在利用Vhdl来进行设计时，库中的内容就可以作为资源被利用，或是作为参考依据，库还可以作为已经编译过的设计文件，便于设计者们进行共享和有用的基础数据[3]。1.3.2程序包。程序包是从本质上来看是命名的声明部分，可以利用包来将过程函数进行逻辑性的安排。程序包由包说明和包体组成，任何可以出现在块声明中的语句，包括函数、类型、变量等都可以在包中使用，并且提供了全程变量。在程序包内说明的数据对实体是透明化的。1.3.3实体实体既包括了大型的数字系统，也包含了小型的与门。实体的性质可以看作是电脑硬件的CPU处理器，并且具备微处理器的特点。实体说明部分通常设计的是输入和输出的端口名称和数据类型。1.3.4结构体。结构体是对设计实体的描述。从其根本性质上来看，可以将其看作是一个功能模块，对整个系统负责，而结构体则是对功能模块内部的一种逻辑描述形式。换而言之，就是功能模块的内部细节和工作原理可以通过结构体来进行具体描述，并将其合理地展示出来[4]。1.3.5配置。配置是对不同层次的实体与结构体关系的一种连接式说明。实体和结构体的连接关系配置中，设计者们可以通过对配置语句的调整来为实体提供不同的结构体匹配方式。例如在仿真设计当中，就可以对不同的结构体来进行测试，选择不同的结构体来达到这一目标。

2.数字集成电路设计中对Vhdl的应用

2.1Vhdl融合进制计算。Vhdl在数字集成电路设计当中首先体现在其融合进制计算的功能之上。目前一般的计算程序除了常见的二进制计算之外，还包括某些场合下的十进制计算方式。但这些计算方式都是在Vhdl语言编程的基础上展开的。而数字化集成电路系统当中，要想实现数据的合理对接，也需要让外部系统和内部电路系统之间形成良好的协调和配合。Vhdl在电路设计系统中的规划作用，也使得其成为了主要的编程语言。2.2Vhdl集中模块工具。由于Vhdl本身是具有高融合性的产物，而当系统运作需要以较快的速度运行时，电路设计硬件系统就应该具备独立的语言运行编码，从而促进模块工具系统的整体融合。通常情况下采用层次性的模块先进行系统规划，然后在通过Vhdl来寻找到事先储存在数据库内的有用信息，为集成电路设计提供数字资源的需要。与此同时，Vhdl对电路设计系统模块进行了规划，在运行结构、电路整体结构和信息传输结构方面进行了重新编排，让电路设计工具可以集中化、系统化地运用，保障了信息的完整性[5]。值得一提的是电路设计阶段的信息数据输入还可以在有效的电路检验工作下开展，并保障电路设计库的自动更新，成为了一套相对完善的运行程序，也是模块工具集中化的体现。目前常用的模块程序包括IBMRISCsystem/6000或是SunSPACstation，HP9000Series700/800，这也是目前现代集成电路设计中的主要技术模式，对于系统的综合运行能力提升具有显著的促进作用。2.3Vhdl融合编程设计。编程设计的综合性融合也是Vhdl在数字集成电路设计中的主要优势。因为Vhdl语言的主要工作内容包括项目的输入、编辑、校验和编程工作。这些不同类型的内容在现代化的数字集成电路设计当中也应该不断地在电路设计结构上做到完善。如果设计者们需要对电路设计外部运行程序进行修改，例如当项目运行语言程序出现问题时，就可以有效地利用其编程设计融合的特点来实现系统的规划。因为Vhdl系统规划的方式是通过内部程序来实现外部数据的输入，在系统规划结构方面实现了智能化和自动化，电路设计结构也能符合实际标准，促进设计的稳定性提升[6]。2.4Vhdl的集成化运行。在传统的电路设计工作当中，无论是设计还是规划环节都具有显著的分散性的特点，重点不明确，而Vhdl的使用可以有效地将分散化管理转变成为集成化的管理体系。通过对Vhdl的基本运行程序来看，其系统结构设计体现出了明显的灵活性和完善程度，系统的运行可以有效降低电路设计成本的运算量，实现一体化的水平提升。如果我们将Vhdl系统看作是一栋高楼，那么高楼的设计施工需要从底层施工过渡到顶层施工。Vhdl系统的底层设计部分是通过将电路内部和外部系统进行联合设计，让数字电路系统处于一体化的模式之下，无论是在规划的合理性还是设计后期的工作效率上都有明显提高。此外，顶层设计可以将大数据进行分析和运行，然后让外部硬件运行的各个部分都能竟然有序，在整体化的连接之下运行，这也是现代数字集成电路设计中的关键。2.5Vhdl融合多个平台。之前提到过Vhdl系统具有很出色的灵活性，而Vhdl在数字集成电路设计当中也能够发挥显著的效果，尤其是融合多个平台的功能上。数字集成电路设计本身具有多样性的平台，可以让电子数据在系统下实现数据传输和延迟传输的功能，并实现电子技术支持下的多样性传输。此外，Vhdl系统的整体结构能够实现融合应用，与现代数字系统的整体结构相适应，从而完善数据多平台传输结构。具体来看，就是实现同步和异步电流的传输，构建智能化的外界系统，并通过源文件来获得系统的设计数据，让语言编码程序和仿真数据实现有效结合。例如通过“File-Project-SetProjecttoCurrentFile”的菜单，就可以对电路设计内部结构进行层次规划，然后让仿真系统建立仿真波形，依据程序的要求来综合利用多平台的资源，体现出融合应用的特点。2.6Vhdl在基本界面设计中的作用。作为电路设计的基本系统语言，数字语言编码正是集成电路设计的基本结构。Vhdl在基本界面的设计方面也具有完善的结构系统，即之前提到过的库、程序包、结构体和配置四个部分。从其基本的工作过程来看，流程是先通过库来建立数据分析集合体，然后在保障电路设计结构具备数据结构的基础上来让程序包进行优化设计，而电路设计系统是通过程序包向实体端口进行输送的。然后根据结构体的电路设计信息来将信息结构转化为电路操作模式，并保障电路结构的输出，让特定结构体与数字电路设计结构体进行融合，形成完善的集成电路设计体系。

3.Vhdl在数字集成电路设计中的具体例子

计数器是数字电路之中的常见应用，包括二进制、十进制等。下文的设计方案是以模为12的加法计数器，端口包括。i(进位)、nrest(置零)、load(加载)、d(数据输入)、Ik(时钟);输出端口设计为co(输出进位)、qh(高位输出)、ql(低位输出)。LIBRARYieee;USEieee.std-logie-1164.ALL;USEieee.std-logie-arith.ALL;USEieee.std-logie-unsigned.ALL;ENTITYcntm12aISPORT(ci:INstd-logiC;nreset:INstd-logic;load:INstd-logic;d:INstd-logie-veetor(7DOWNTO0);clk:INstd-logie;co:OUTstd-logie;qh:outstd-logie-veetor(3DOwNTo0);ql:outstd-logie-veetor(3DOwNTO0));ENDentm12a;ARCHITECTUREbehaveOFcntm12aISSignalqh-int:Std-logie-veetor(3downto0);Signalql-int:Std-logie-veetor(3downto0);BEGINql<=ql-int;Qh<=qh-int;co<=’1’WHEN(qh-int=”0000”ANDql-int=”1011”ANDci=’1’)ELSE’0’;PROCESS(cIk,nreset)BEGINIF(nreset=’0’)THENqh-int<=”0000”;ql-int<=”0000”;ELSIF(clk’eventANDclk=’1’)THENIF(load=’1’)THENqh-int<=d(7DOWNTO4);ql-int(=d(3downto0);ELSIF(ci=’1’)THENIF(ql-int=11)THENql-int<=”0000”;IF(qh-int=0)THENqh-int<=”0000”;ELSEqh-int<=qh-int+1;ENDIF;ELSEql-int<=ql-int+1:ENDIF;ENDIF;ENDIF;ENDPROCESS;ENDbehave;而这一‘12’模只需要在原有的基础上进行修改，就能够实现对任意进制的加法和减法计数器，并且可以作为库文件进行使用，优势显著。

4.结语

通过研究，可以看到Vhdl语言设计从本质上看就是通过软件设计和配置相结合的过程，并且具有显著的电路系统描述和建模能力。在未来的数字集成电路设计当中，Vhdl也可以多层次地对数字系统进行设计，不仅有效缩短工作周期，还能提升设计的灵活性和有效性。本文主要从Vhdl的内涵入手，从其优势进行分析，并探究Vhdl在数字集成电路设计中的体现，配合实例来证明了其在设计过程中的优越性，是未来新技术的发展方向。而Vhdl的出现也说明了现代电子系统设计的高要求。而在实际设计环节中也可以通过抽象的语言来对系统结构进行描述，之后通过细化模块，将Vhdl描述成为门级电路，完善电子系统。

参考文献

[1]严梓扬,苏成悦,张宏鑫.Vhdl在数字集成电路设计中的应用分析[J].自动化与仪器仪表,2017(5):131-133.

[2]李要球,卢璐.VHDL硬件描述语言在数字电路设计中的应用[J].实验室科学,2011,14(5):97-99.

[3]周华.硬件描述语言VHDL的应用[J].凯里学院学报,2012,30(3):125-126.

[4]赵鸿,彭碧玉,王宏卓.基于VHDL的CRC校验及其在测控通信中的应用[J].通信技术,2010,43(2):29-30.

[5]王彩凤,李卫兵,卞丽.VHDL语言在电子设计中的应用[J].实验科学与技术,2014,12(4):65-67.

作者:潘慧峰 单位:深圳市天创威芯技术开发有限公司