电子测评仪设计研究论文

导语：电子测评仪设计研究论文一文来源于网友上传，不代表本站观点，若需要原创文章可咨询客服老师，欢迎参考。

摘要

电子测频仪是一种基本的测量仪器，是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。因此，它被广泛应用与航天、电子、测控等领域。它的基本测量原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁存起来，最后用显示译码器，把锁存的结果用LED数码显示管显示出来。根据数字频率计的基本原理，本文设计方案的基本思想是分为五个模块来实现其功能，即整个数字频率计系统分为分频模块、防抖电路、计数模块、锁存器模块和显示模块等几个单元，并且分别用VHDL对其进行编程，实现了闸门控制信号、计数电路、锁存电路、位选电路、段选电路、显示电路等。本文详细论述了利用VHDL硬件描述语言设计，并在EDA（电子设计自动化）工具的帮助下，用大规模可编程器件（CPLD）实现数字频率计的设计原理及相关程序。该设计方案对其中部分元件进行编程，实现了闸门控制信号、多路选择电路、计数电路、位选电路、段选电路等。频率计的测频范围：10KHz~9.9MHz。该设计方案通过了Max+plusⅡ软件仿真、硬件调试和软硬件综合测试。

关键词：数字频率计电子设计自动化大规模可编程器件硬件描述语言

目录

摘要i

目录ii

第1章绪论1

第2章电子测频仪的设计原理5

2.1电子测频仪的基本组成5

2.2电子测频仪的分类6

2.4电子测频仪的基本工作原理6

2.5电子测频仪技术指标及误差分析8

第3章CPLD简介10

3.1CPLD器件结构简介10

3.2典型CPLD器件简述12

3.3CPLD的编程工艺14

3.4新技术的应用15

第4章电子测频仪设计环境简介17

4.1QuartusⅡ开发软件简介17

4.1.1图形用户界面设计流程18

4.1.2EDA工具设计流程18

4.1.3QuartusⅡ软件的主要设计特性18

第5章电子测频仪的设计21

5.1电子测频仪设计任务及要求21

5.2设计实现21

5.3功能模块设计23

5.4下面分别介绍各模块基于VHDL的设计方法23

5.5顶层文件的编写41

5.6程序说明44

5.7系统仿真44

第6章结论46

致谢47

参考文献48

第1章前言

软件编程对其器件的结构和工作方式进行重构，能随时进行设计调整而满足产品升级。使得硬件的设CPLD是一种新兴的高密度大规模可编程逻辑器件，它具有门阵列的高密度和PLD器件的灵活性和易用性，目前已成为一类主要的可编程器件。可编程器件的最大特点是可通过计可以如软件设计一样方便快捷，从而改变了传统数字系统及用单片机构成的数字系统的设计方法、设计过程及设计概念，使电子设计的技术操作和系统构成在整体上发生了质的飞跃。

采用CPLD可编程器件，可利用计算机软件的方式对目标期进行设计，而以硬件的形式实现。既定的系统功能，在设计过程中，可根据需要随时改变器件的内部逻辑功能和管脚的信号方式，借助于大规模集成的CPLD和高效的设计软件，用户不仅可通过直接对芯片结构的设计实现多种数字逻辑系统功能，而且由于管脚定义的灵活性，大大减轻了电路图设计和电路板设计的工作量及难度，同时，这种基于可编程芯片的数量，缩小了系统的体积，提高了系统的可靠性。EDA（电子设计自动化）技术就是以计算机为工具，在EDA软件平台上，对硬件语言HDL为系统逻辑描述手段完成的设计文件，自动的完成逻辑编译、逻辑化简、逻辑综合及优化、逻辑仿真，直至对特定目标芯片的适配编译、逻辑映射和编程下载等工作（文本选用的开发工具为Altera公司的MAX+PLUSII）。EDA的仿真测试技术只需要通过计算机就能对所设计的电子系统从各种不同层次的系统性能特点完成一系列准确的测试与仿真操作，大大提高了大规模系统电子设计的自动化程度。设计者的工作仅限于利用软件方式，即利用硬件描述语言（如VHDL）来完成对系统硬件功能的描述。

VHDL语言（VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage,超高速集成电路硬件描述语言）诞生于1982年，是由美国国防部开发的一种快速设计电路的工具，1985年正式推出是目前标准化程度最高的硬件描述语言。IEEE（TheInstituteofElectricalandElectronicsEngineers）于1987年将VHDL采纳为IEEE1076标准。VHDL经过十几年的发展、应用和完善以其强大的系统描述能力、规范的程序设计结构、灵活的语言表达风格和多层次的仿真测试手段在电子设计领域受到了普遍的认同和广泛的接受成为现代EDA领域的首选硬件描述语言。目前流行的EDA工具软件全部支持VHDL它在EDA领域的学术交流、电子设计的存档、专用集成电路（ASIC）设计等方面担任着不可缺少的角色。有专家认为在21世纪VHDL与VerlogHDL语言将承担起几乎全部的数字系统设计任务。显然VHDL是现代电子设计师必须掌握的硬件设计计算机语言。

1.具有一下几个特点：VHDL具有强大的功能覆盖面广描述能力强。VHDL支持门级电路的描述也支持以寄存器、存储器、总线及运算单元等构成的寄存器传输级电路的描述还支持以行为算法和结构的混合描述为对象的系统级电路的描述。

2.VHDL有良好的可读性。它可以被计算机接受也容易被读者理解。用VHDL书写的源文件既是程序又是文档既是工程技术人员之间交换信息的文件又可作为合同签约者之间的文件。

3.VHDL具有良好的可移植性。作为一种已被IEEE承认的工业标准VHDL事实上以成为通用的硬件描述语言可以在各种不同的设计环境和系统平台中使用。

4.使用VHDL可以延长设计的生命周期。用VHDL描述的硬件电路与工艺无关不会因工艺而使描述过时。与工艺有关的参数可以通过VHDL提供的属性加以描述工艺改变时只需要修改相应程序中属性参数即可。

5.VHDL支持对大规模设计的分解和已有设计的再利用。VHDL可以描述复杂的电路系统支持对大规模设计的分解由多人、多项目组来共同承担和完成。标准化的规则和风格为设计的再利用提供了有利的支持。

6.VHDL有利于保护知识产权。用VHDL设计的专用集成电路（ASIC）在设计文件下载到集成电路时可以采用一定保密措施使其不易被破译和窃取。

目前已成为IEEE（TheInstituteofElectricalandElectronicsEngineers）的一种工业标准硬件描述语言，相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下（ToptoDown）和基于库（Library-based）的设计的特点，因此设计者可以不必了解硬件结构设计，从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的CPLD器件去，从而实现可编程的专用集成电路（ASIC）的设计。

基于EDA技术的设计方法为自顶向下设计，其步骤是采用可完全独立于目标器件芯片物理结构的硬件描述语言，在系统的基本功能或行为级上对设计的产品进行行为描述和定义，结合多层次的仿真技术，在确保设计的可行性与正确性的前提下，完成功能确认，然后利用EDA工具的逻辑综合功能，把功能描述转换为某一具体目标芯片中（如CPLD芯片），使该芯片能够实现设计要求的功能，使电路系统体积大大减少，可靠性得到提高。

电子测频仪是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生较大的延时，造成测量误差、可靠性差。随着可编程逻辑器件（CPLD）的广泛应用，以EDA工具为开发平台，运用VHDL语言，将使系统大大简化。提高整体的性能和可靠性。

本文用VHDL在CPLD器件上实现一种电子测频仪测频系统，能够用十进制数码管显示被测信号的频率，不仅能测量频率，还可以测量其他多种物理量。具有体积小、可靠性高、功耗低的特点。