lVHDL课程设计教学改革论文

导语：lVHDL课程设计教学改革论文一文来源于网友上传，不代表本站观点，若需要原创文章可咨询客服老师，欢迎参考。

【摘要】电子通信等信息类专业注重所学理论与实践动手能力相结合，在VHDL课程设计教学中更应该注重这点。将MAX-plusⅡ仿真引入VHDL课程设计教学中，以一个具体的二人抢答器电路设计仿真实例进行展开，可形成理论学习与动手实践相结合的创新教学模式。该模式不仅可以使VHDL课程设计教学变得生动灵活，更加有利于提高学生们的创新创造、动手实践能力，增强教与学之间沟通，从而提高VHDL课程设计的教学效果。

【关键词】MAX-plusⅡ仿真；VHDL；课程设计；教学改革

VHDL为高速集成电路硬件描述语言，VHDL支持自顶向下的设计，具有系统硬件描述能力强、系统仿真能力强等特点。VHDL为电子通信等信息类专业的必备专业课程，与模拟/数字电路、单片机、DSP、FPGA等课程紧密联系，是一条联系理论学习与实践应用的纽带。MAX-plusⅡ是由Altera公司开发，适合于中小规模的可编程逻辑器件的开发，操作简单，应用广泛。本文将MAX-plusⅡ仿真应用于VHDL课程设计教学改革中，可使VHDL课程设计教学过程变得生动灵活，更加有利于提高学生们的创新创造、动手实践能力。本文以设计一种典型的二人抢答器为例，对这种灵活的教学模式进行了详细的阐述。

1.VHDL的程序结构

对于VHDL程序而言，它的完整的程序结构包含以下几个部分：库、包、实体、结构体。在VHDL程序当中，已经编译好的包集合、实体、结构体等都存放在库中，程序当中库的存在，可以使编程者利用已经编译过的设计，这将避免重复操作，大大减小编程的工作量。实体通常是用来定义所需电路的输入接口、输出接口；实体定义的只是电路的输入\输出引脚，不能具体描述电路的构造及能实现的功能。实体声明需满足以下格式：ENTITY实体名ISPORT(端口n：端口方向端口类型)；END［实体名］；对于实体名而言，它必须与文件名保持一致，否则在编译的时候将会出现错误；端口名是编程者对每个外部引脚设定的名称，命名没有特殊规定；端口方向是用来定义外部引脚的信号方向是处于输入状态还是输出；结构体通常是用来描述所需设计电路的内部功能，结构体的语法格式如下：ARCHITECRURE结构体名OF实体名IS［声明语句］BEGIN功能描述语句END［结构体名］需要特别注意的是，实体和结构体是一对多的关系，即在一定时间内，一个实体可以对应多个结构体，但是，一个结构体只能被一个实体所调用。我们可以通过配置来决定当前使用哪一个具体的结构体来进行仿真。不同于实体的命名（实体名必须与声明部分名字相同），我们可以自由选择结构体的命名，但是当一个实体包含有多个结构体时，每个结构体之间的命名不能相同。

2.基于MAX-plusⅡ仿真的二人抢答器

抢答器是竞赛时常见仪器，它是一种简单的优先判决器电路。当主持人提出问题后，2位选手可以在最短时间内做出判断是否抢答，决定抢答后可按下按键便可回答主持人所提问题。当2位选手中有一位按下按键后，显示器电路上便显示该选手的序号，另一位选手再按下按键无效。此轮答题完毕后，便可进入下一轮抢答。图2展示了基于MAX-plusⅡ仿真的二人抢答器的功能模块图和电路原理图。在功能模块中，抢答器有两个输入端口，START代表主持人信号；XUAN代表参赛选手信号，这里面包含了参赛选手1和参赛选手2；抢答器有一个输出端，RESULT代表通过抢答器后的抢答结构信号，它包含了参赛选手1和参赛选手2是否抢答成功的结果。另外，CLR为复位信号，CLR=0时表示系统复位，CLR=1时表示系统处于正常工作状态。图2为基于MAX-plusⅡ仿真得到的二人抢答器的波形仿真图。从图2中可以看出，当时间处于0-20ns时，由于START=0，此时代表主持人没有宣布开始；从20ns以后，START=1，主持人宣布开始，这以后的时间都是处于可抢答状态。当输入信号为00（20ns-40ns），两位选手都没有抢答，输出结果为00；当输入信号为01（40ns-60ns），此时1号选手没有抢答，0号选手抢答，输出结果为01，但是此时输出有10ns左右的延迟。当输人信号为11时，输出为10，但是出现了延迟和毛刺。根据以上分析，这基本实现了2人抢答器的功能。

3.基于MAX-plusⅡ的VHDL课程设计教学改革问题

MAX-plusⅡ仿真为VHDL课程设计提供了极大的便利，可以利用虚拟的电路实验来进行课程设计教学改革，学生在这过程中可以自由设计电路并进行仿真，这将锻炼学生的动手实践能力，激发学生们的创新创造意识，增强教与学的沟通，提高VHDL课程设计的教学效果。但是，有几个问题还是需要注意：（1）必须加强实验室的平台建设，实验室不仅需要配备高性能计算机来改善硬件平台，更加需要注意的是，需要配备适合学生使用的VHDL硬件仿真电路箱，购买正版MAX-plusⅡ仿真软件。（2）开发实验室管理系统，增强课程设计的管理力度；加强考勤力度，课程设计的主战场不是在实验室，而是在于学生在一定时间内的积累，动员学生利用自己的电脑在课余时间进行仿真。课程设计题目需要经常更新，杜绝学生直接不经思考，直接在网上拷贝程序进行仿真运行的现象，重点加强仿真之后硬件电路实现的动手能力训练。（3）VHDL程序规则不需要死记硬背，只需重点掌握常见语句，只有通过不断的练习才可以积累大量的电路设计应用经验。所有的VHDL语句都可以用来进行MAX-plusⅡ仿真，但是只有一部分语句才能用于硬件实现。VHDL课程设计题目设置要难度适中，所有仿真过程必须要能在VHDL硬件仿真电路箱实现。

4.结语

本文采用MAX-plusⅡ作为VHDL课程设计的仿真工具，以二人抢答器电路设计仿真为例，讨论了MAX-plusⅡ仿真在VHDL课程设计教学改革中的应用问题。通过引入MAX-plusⅡ仿真到VHDL的虚拟实验辅助教学中，不仅可以提高学生开发VHDL电路的动手实践能力，更加有利于激发学生们的创新创造意识；这将大大增强教与学之间的沟通，提高VHDL课程设计的教学效果及教学质量。

作者:谭超 席在芳 单位:湖南科技大学信息与电气工程学院

参考文献：

［1］刘树林.VHDL及数字电路验证［M］.北京：电子工业出版社,2016.

［2］李辉.VHDL与数字系统设计［M］.合肥：中国科学技术大学出版社,2015.

［3］盛建伦.数字逻辑与VHDL逻辑设计［M］.北京：清华大学出版社,2016.

［4］陈炳权，曾庆立.EDA技术及实例开发教程［M］.湘潭：湘潭大学出版社,2013.

［5］易灵芝，秦祖泽，田拥军.电工电子实践教程［M］.湘潭：湘潭大学出版社,2010.