接口设计论文范文

导语：如何才能写好一篇接口设计论文，这就需要搜集整理更多的资料和文献，欢迎阅读由公务员之家整理的十篇范文，供你借鉴。

篇1

1．1接口描述当传感器网络的Zigbee网关节点不断地将网络节点中监测到的温度、烟雾等信息发送给上位机时，上位机的通信模块必须及时响应接收数据。数据监测上位机通信接口采用VB6．0中MSComm控件，利用串行端口传输和接收数据，为应用程序提供串行通信功能，具体包括2种处理通讯方式，一种是事件驱动通讯，利用OnComm捕获并处理通讯时间；另一种是通过检查CommEvent的值，来查询事件和错误［5］。设计中采用第1种方式，在用户界面设置好相应的控制参数，如波特率为38400bps、无校验位、8数据位、1位停止位等。当传感器网络节点监测的的温度、烟雾等信息发送给上位机时，将触发监测程序中MSComm控件的OnComm事件，进而改变ComEvent的值，程序根据ComEvent的值执行相应的操作，如解析数据、发送数据、错误分析等，然后更新内存节点树中当前节点的实时数据、采集信息（如温度、烟雾等）存入数据库。

1．2实现方法MSComm控件可以设置以二进制或者以文本方式接收，若设置为二进制接受，控件会自动将其转变成十进制。在该系统中，数据帧的数据是十六进制的，设置以二进制方式进行接收，从接收缓存中获取到的是十进制的数据。

2数据结构与数据解析

2．1内存中节点多叉树的建立图2节点数据结构图通信监测模块接收数据后，为了便于以图形方式实时显示网络拓扑和节点监测信息，以及提高查询数据的运行速度，需要在内存中构建一个动态多叉树，用于存储节点最新的数据信息。节点数据结构图如图2所示。在内存中建立一个关于节点的动态多叉树，节点的唯一标识是它的自身ID，根据数据帧中包含的父子关系可构建出一棵多叉树。首先定义一个名为treeNode的类，它的每一个实例都代表着一个节点，里面包含节点的属性（例如ID、温度、烟雾等）和方法（例如获取类中节点数据的getData方法）。为了将节点间的父子关系表现出来，可在类treeNode中定义一个类型为treeNode的动态数组NodeChild（），用于存放子节点。如某节点ID为0000，子节点ID为0001，将子节点0001存放在节点0000的NodeChild（）数组中，即可完成节点间的连接。当需要找某个节点时，从根节点开始查找，若根节点的孩子没有要找的节点，则查找根节点的孩子的孩子，直到遍历完所有节点。当某数据帧发送到上位机时，解析出来的原始数据分别放在相应的变量，假设原始的温度数据是3F4A，数据结构中温度变量名为Temperature，类型为String，则直接将3F4A转换为String类型存在Temperature中。按上述方法构建的动态多叉树能够适应网络拓扑动态变化的应用场景，相比于定长的数组，其更为节省内存，不足之处是查询算法较复杂。

2．2数据解析通信监测模块接收到Zigbee网关节点发送来的一组数据（数据帧）后，需要对收到的数据进行协议解析，然后根据解析数据建立当前动态多叉树。由于通信中难以避免数据帧出错、截断、丢失等情况，故数据解析部分根据数据帧的格式制定了一套协议，丢弃异常数据帧。数据帧的部分格式如下：FFXXXXXXXXFF01XXXX02XXXX2FF之间，开头2个字节为节点ID，紧跟的2个字节节点的父ID01代表温度类型，后面2个字节是温度数值02代表烟雾类型，后面2个字节是烟雾值，依次类推…。2个FF后的字节都是数据，其格式如下：数据类型（01，温度类型）＋2个字节的数据（XXXX）。具体操作流程如图3所示。首先检验从串口进来的数据帧开头一个字节是否FF，若是，则开始解析。直到下一个FF，则节点ID部分解析结束，后面都是数据。继续读取下一个字节，若为01，则将后面紧跟的两个字节存进相应的温度变量，读取下一个字符；若该字节所表示的数据类型未定义则跳过该字节及后面紧跟的两个字节，继续读取下一个字符。该过程一直执行直到解析完整个数据帧。由于数据帧是不定长的，而且没有结束字符，所以每收到一个数据帧程序便立即从缓存中读取并解析，以避免多个帧合并为一个数据帧导致解析错误。当出现多个数据帧并合情况时，则丢弃后继的帧。在帧解析完毕后，可以对解析出来的监测数据信息进行处理，将数据信息一份存进内存中节点多叉树，一份存进数据库，实现实时更新数据和记录当前信息。以下是有关串口通信事件响应及数据解析的部分代码：

3数据库的构建与连接

3．1数据库关系数据库关系图如图4所示。由于每个节点都有大量历史数据，所以每一个节点都创建一个表；USERS表用于保存监测系统的用户信息；NodeTran用于保存数据帧转发路径；Nodelist用于保存节点列表；Limit用于保存监测系统的阈值管理设置值；Node＿XXXX为节点XXXX的历史数据表。除了用户表，所有数据都采用varchar类型。

3．2存储过程的创建为了提高通信监测模块与数据库之间通信的效率，将一些常用且较为复杂的SQL语句存放在数据库中，使用时只需要调用存储过程，输入必要的参数即可完成相应的SQL语句操作，这样可以大大减少程序与数据库之间的通信量。

3．3使用ADO将VB6．0与SQL2005连接ADO是为Microsoft最新和最强大的数据访问范例OLEDB而设计的，拥有一个易于使用的应用程序层接口。通过使用ADO2．0对象模型中的Recordset和Connection对象实现两者连接和数据的存取。Connection对象包含关于某个数据提供程序的信息，如数据库用户、密码、数据库名等；Recordset对象包含某个查询返回的记录，可以创建一个Connection对象，在同一个连接上打开多个Recordset对象［8］。操作流程图如图5所示。

4结语

篇2

便携式手持设备串行通信系统由3个部分组成：异步接收单元、异步发送单元和双口RAM单元。接收数据时，外部串行数据经过电平转换后被异步接收单元接收并转换成并行数据，通过接收单元进入双口RAM并进行缓存，最后送入DSP处理；数据发送时，数据从双口RAM取出数据后，在异步发送单元的作用下将数据转化为串行数据，再经过电平转换后发出。本文将用FPGA设计以上3个模块，通过接口设计，可将FPGA与DSP连接。系统结构框图如图1所示。

2单元设计

2.1异步接收单元的设计异步接收单元实现数据的有序接收，控制UART接口和双口RAM以及向DSP提出数据接收中断。异步接收单元由8倍倍频器、8bit寄存器、串并转换器、并口输入构成。8倍倍频器用来产生8倍串口传输时钟脉冲；8bit寄存器用来存储采样后的串行数据；串并转换器用来控制串行数据向并行数据转换的时序和组合逻辑，是异步接收单元的核心组成部件；并口输入用来向DSP传输并行数据。异步接收单元各模块信号连接如图2所示。异步接收单元的工作流程如下：根据DSP控制指令查看串口的传输速率并选择速率后，经倍频器产生一个8倍传输速率的接收串行数据采样时钟脉冲，由采样脉冲采样串行数据后存至寄存器中。查看寄存器中的数据，若一直为高电平则表明串口无数据输入；若8bit数据中由4个“1”和4个“0”组成，则表明接收到开始位，等采样下一个8bit数据时开始保存串行数据。通过时序控制逻辑将接收到的有效串行数据转换为并行数据后存入双口RAM中；向DSP输出中断请求；待收到DSP的中断响应后，读出双口RAM数据；将数据输入DSP中，中断请求信号和复位信号置0，数据接收完成。在本系统中，一组串行数据由1bit开始位、8bit数据位、1bit校验位和1bit结束位组成。开始位为“0”；结束位为“1”。在这里值得注意的是，接收串行数据时，我们需要判断接收的串行数据是否有效，由于数据传输在异步工作方式，可以通过判断它的开始位来记录串行数据。将传输时钟脉冲8倍频后，作为接收采样时钟脉冲，进行连续采样，待采样到一组数据由4个“1”和4个“0”组成时，则表明接收到串行数据的开始位，从此以后的数据便为有效串行数据，将每次采样8bit数据的最后一位存入双口RAM中。在这里我们记录寄存器的最后一位值，作为它每次采样的有效值，这样做的目的是为了保证它每次采样到的数据为每位串行数据的中间值，从而防止采样到数据边沿值而带来的错误信息。

2.2异步发送单元的设计相对于异步接收单元来说，异步发送单元的设计比较简单。异步发送单元连接DSP和双口RAM，来自DSP的并行数据在其控制作用下，有序地以串行方式发送到主控设备。异步发送单元由波特率产生器、波特率选择器、并串转换器、串口输出器组成。波特率产生器用来产生串口传输的时钟脉冲；波特率选择器用来选择系统所需的串口传输速率；并串转换器用来控制并行数据向串行数据转换的时序和组合逻辑，是异步发送单元的核心；串口输出器用来发送串行数据。异步发送单元各模块信号连接如图3所示。异步发送单元的工作流程如下：由波特率产生器输出9.6Kbps、19.2Kbps、57.6Kbps时钟脉冲。根据DSP控制指令查看串口的传输速率并选择速率。当并串转换器从双口RAM接收到“数据使能”（dataen）和“数据发送”（datasend）信号时，表示DSP有串行数据输出；立即使能并串转换器，计数并读出要传输的串行数据，待计数器溢出时，将数据保存至缓存中，最后使能串口输出器按位输出，待串行数据传输完成后复位标志位“shfen”，下一组串行数据将从开始位计数。校验位是将传输的串行数据按位“异或”操作后输出的。其主要VHDL编程案例如下所示。

2.3双口RAM的设计双口RAM（A端口和B端口）在串行通信中起到了数据缓存和信息交互的作用，本设计中双口RAM通过XilinxIP核产生，缓冲深度设计为256，即地址总线位数为8，数据从A口写入，从B口读出。将双口RAM划分为两个空间，一个为数据接收空间，一个为数据发送空间。接收数据时，存入接收空间的数据达到一个字节，接收单元向DSP发出中断请求，中断响应后数据从B口读入DSP；发送数据时，DSP向发送空间的A口中写数据，并向并串转换单元发出数据发送信号，数据从发送空间的B口读入并串转换单元，再经过UART口串行发送到主控设备。

3总结

篇3

关键词：SCIIP核设计状态机数据流

引言

目前，基于传统IC芯片的微电子应用系统设计技术正在转向基于知识产权（IP，IntellectualProperty）核的片上系统（SoC，SystemonChip）技术发展。另外，IC设计在国内的发展很快，各种规模的IC设计中心和公司不断出现。因此，IP核的设计已开始逐渐成为国内微电子系统设计的一项支撑技术。从应用功能角度划分IP核有两大类：微处理器IP核（如8位8051核、32位ARM核等）和各种接口IP核（如LCD控制器、各种串行总线接口IP核等）。本文以异步串行通信接口（SCI，SerialCommunicationInterface）接口IP核结构设计为例，说明SCI、UART、SPI、USB等接口IP核的设计方法。

SCI的通信方式采用标准NRZ格式来进行外设间的异步数字通信。因其结构简法，通常嵌入到DSP、MCU和MPU或外设控制芯片内部，作为芯片的一个接口功能模块。SCI通常由三个功能单元构成：波特率脉冲产生单元、发送单元和接收单元。其结构如图1所示。在SCI数据收发中，数据帧的数据格式要比地址帧的数据格式复杂得多。在不同的通信方式下，数据帧的格式是不同的。为此在发送器和接收器中各引入了与数据帧格式相对应的状态机来实现数据流的控制。本文所介绍的就是基于这种设计思想的一种通用设计方法。

1SCI数据发送单元

数据发送单元主要功能是完成数据的并/串转换及发送，同时产生发送标志位。其结构如图2所示，字符发送状态机如图3所示。下面简要介绍发送单元各功能模块及其状态转换。

（1）TXD时钟八分频器

对基于波特率时钟进行八分频，并输出两个基本脉冲—TXD_CLK_WORK（用于计数、移位等）和TXD_CLK_END（用于标志位的生成和数据流输出）。

（2）TXD状态寄存器

通过此状态寄存器设置通信控制寄存器2的两个控制位—TXEMPTY和TXRDY位，以表示数据写入SCI_TXBUF和启动发送过程。

（3）发送字符计数器

当字符状态机的输出状态为允许字符计数时，其开始对发送的字符计数。当计数器值等于编程的字符数时，输出TX_CHAP_REACH信号作为字符状态机激励，使之进入非字符输出状态。

（4）发送空闲线计数器

当字符状态机进入发送空闲线数据状态时，开始工作。当计数到一定值时，输出信号TX_IDLECOUT_REACH作为字符状态机激励，使之进入非空闲线数据计数状态。

（5）发送数据流的形成

在TXBUF2SHIFT的高电平脉冲作用下，在SCI_TXBUF中待发送数据，经过选择器选择指定位数的数据送入SCI_TXSHIFT低位，不足的高位清“0”。与此同时，TXWAKE数据也送到WUT寄存器，在地址位模式情况下，由ADDR_IDLE控制在WUT中形成地址位；并由SCI_TXSHIFT数据位、地址位和奇偶方式位三者逻辑或形成奇偶校验位。

（6）当前发送字符状态机

在启动、控制位、计数器溢出等激励作用下，实现发送字符状态的输出和转换。发送字符状态机的激励有：TXEMPTY（为“0”时启动TXD发送）、ADDR_IDLE（地址/空闲线模式选择位）、PARENA（奇偶校验使能位）、STOPBIT（选择1或2个停止位）、WUT（发送空闲位数据允许位）、TX_CHARCOUT_REACH（发送字符数目已够位）、TX_IDLECOUT_REACH（发送空闲数目已够位）。发送字符状态机（见图3）的状态有：1为帧停止位（1位），3为帧第1停止位（2位），5为帧第2停止位（2位），8位帧起始位，9为待机状态，A为帧数据位，B为空闲线模式起始位，C为帧地址位，E为帧奇偶校验位，F为空闲线模式停止位，D为空闲线模式计数0～7。

2SCI数据接收单元

数据接收单元的功能是完成串行数据接收及接收标志位的生成。其结构如图4所示，接收起始位检测和接收字符状态机如图5、图6所示。

接收单元各功能模块及状态转换说明如下。

（1）RXD时钟八分频器

对波特率时钟进行八分频，并保持其与所接收串行数据流的字符同步。其输出两个时钟脉冲：RXD_CLK_WORK，用于计数、移位等；RXD_CLK_END，为数据流各种方式的停止位前一个字节时间段内提供脉冲。

图4SCI数字接收单元

（2）起始位检测模块

是一种三位四状态机。其激励有两个：RXD_1_VALUE—接收的串行数据流激励；RXD_END_CHK—一次接收完毕的脉冲激励。其状态有如下几种（见图5）：0（待机状态）、1（空状态）、2（空状态）、3（发现“1”到“0”的跳变状态）、4（输出时钟同步信号）、5（字符接收过程中输出RXD_CLK_AYN和RXD_START_DRV）。

（3）字符检测模块

主要功能是接收数据流。其在采样时钟驱动下数据流通过三个寄存器，随后在RXD_CLK_WORK脉冲作用下，三个寄存器的数据通过表决电路，把数据送到接收数据缓冲器RXD_VALUE中，为把数据送到移位寄存器RX_SHIFT做准备。

（4）当前接收字符状态机

用来标识当前所接收的数据是哪一种字符，以及在下一个RXD_CLK_WORK字符周期将转换到哪一种状态，并且根据当前接收字符的状态，驱动其它部件进行合适的操作。其激励有：RXD_START_DRV（RXD起始位有效激励）、RX_CHAR_REACH（RXD字符接收数目已够）、CCR3_ADDR_IDLE（地址/空闲线模式选择）、CCR5_PARENA（奇偶校验使能）。其状态（见图6）有：0（待机状态）、1（帧数据位）、2（帧起始位）、3（帧地址位）、4（帧奇偶校验位）、5（空状态）、6（帧停止位）。

（5）接收字符计数器

当接收字符状态机处于帧数据位阶段时，其开始计数；当与可编程的数据相同时，输出RX_CHAR_REACH给接收字符状态机。

（6）接收空闲线计数器

当处于待机状态时，开始计数器，当计数到一定时，输出一个脉冲，将RXSP1_RXWAKE置位为1；在下一个字符即将接收、读取SCI_RXBUF寄存器或SCI复位的情况下，RXST1_RXWAKE被复位为0。

（7）接收数据移位寄存器（SCI_RXSHIFT）

根据接收字符状态机的状态接收与检测的串行数据流，将所接收的正确数据送入SCI_RXBUF并置相应的标志，否则置出错标志。

（8）BRKDT间断检测计数器

当产生RXST4_FE帧错误时，开始工作。当RXD_VALUE为“1”时，其被复位；当RXD_VALUE为“0”时，表示没有数据接收，开始计数；当计到一定值时，输出计数满信号，此时间断检测标志RXST5_BRKDT被置位。

篇4

关键词：VXI总线寄存器基地址修改码

VXI（VMEbuseXtentionforInstrumentation）总线是一种完全开放的、适用于各仪器生产厂家成为高性能测试系统集成的首选总线。VXI总线器件主要分为：寄存器基器件、消息基器件和存储器基器件。目前寄存器基器件在应用中所占比例最大（约70%），其实现方法在遵守VME协议的前提下，根据实际需要各有不同。VXI接口电路用于实现器件的地址寻址、总线仲裁、中断仲裁和数据交换等。设计VXI接口首先需明确寻址空间和数据线宽度，VXI器件寻址有A16/A24、A16/A32和A16三种。A16/A24寻址支持16M字节空间，A16/A32寻址支持4G字节空间，A16寻址支持64字节地址空间，但不论哪种寻址方式，A16寻址能力是不可缺的。本文设计的VXI寄存器基接口电路是A16寻址的，支持D8和D16数据线传输，有较宽的使用范围。其接口电路原理框图如图1所示。

1DTB及DTB仲裁

DTB（数据传输总线）及DTB仲裁是VXI接口的核心，DTB主要包括：寻址总线、数据总线和控制总线。其主要任务是：①通过地址修改码（AM）决定寻址空间和数据传输方式。②通过DS0*、DS1*、LWORD*、A1控制数据总线的宽度。③通过总线仲裁决定总线优先使用权。

VXI总线器件在A16（16位地址）寻址时，有64字节的地址空间，其呈部分作为器件配置寄存器地址（已具体指定），其余可用作用户电路端口地址。每个器件的寄存器基地址由器件本身唯一的逻辑地址来确定。地址修改线在DTB周期中允许主模块将附加的器件工作模式信息传递给从模块。地址修改码（AM）共有64种，可分为三类：已定义修改码、保留修改码和用户自定义码。在已定义的地址修改码中又分为三种：①短地址AM码，使用A02～A15地址线；②标准地址AM码，使用A02～A23地址线；③扩展地址AM码，使用A02～A31地址线。A16短地址寻址主要是用来寻址器件I/O端口，其地址修改码为：29H、2DH。

图2为VXI器件寻址电路图，其中U1为可编程逻辑器件，其表达式为：VXIENA*=AS*+！IACK*A14+！A15+！AM5+AM4+！AM3+AM1+！AM0；（！IACK*表示系统无中断请求）。寻址过程为：当VXI主模块发出的地址修改码对应为29或2D、总线上地址A6～A13和逻辑地址设置开关K1的设置相同并且地址允许线AS有效时，图2中的MYVXIENA*有效（为低），表示本器件允许被VXI系统寻址。在允许本器件寻址的基础上（即MYVXIENA*有效），再通过MYVXIENA*、A1～A5、LWORD*、DS0*、DS1*译码生成64字节地址，根据VME总线协议可译出单字节地址和双字节地址。协议协定：当单字节读写时，奇地址DS0*为低、DS1*为高，偶地址DS1*为低、DS0*为高，LWORD*为高；双字节读写时，DS0*和DS1*为低、LWODR*为高；四字节读写时，DS0*、DS1*和LWORD*都为低。

DTB数据传输应答主要依赖DTACK*和DS0*之间的互锁性握手关系，而与数据线上有效数据什么时候出现无关，所以单次读写操作的速度完全决定应答过程。为适应不同速度用户端口读写数据的可靠性，本文采用由用户端口数据准备好线（DATREADY*）去同步DTACK*答应速度的方法来保证数据传输的有效性。该方法的优点是电路简单、使用方便，缺点是占用DTB时间长，影响VXI系统性能，且最长延时时间不得超过20μs。通常情况下用户可通过数据暂存的方法实现数据可靠传输，并使用户端口数据准备好线（DATREADY*）接地。由于寄存器基器件在VXI系统中只能作为从模块使用，所以其总线请求只有该器件发生中断请求时才由中断管理模块提出。

2中断请求及仲裁电路

VXI系统设有七级中断，优先中断部迟疑不决包括：①中断请求线IRQ1*～IRQ7*；②中断应答线IACK*；③中断应答输入线IACKIN*；④中断应答输出线IACKOUT*。从系统的角度看，在VXI系统中有一个成链的中断查询系统。当VXI系统中有中断请求时，中怕管理器使中断应答信号IACK*有效（置低），并送往链驱动器，链驱动器使输出IACKOUT*有效，送至相邻的下一个器件。如果相邻器件没有中断请求，则该器件的IACKOUT*输出仍为低，继续向下一个相邻器件传送；当此器件有中断请求时，所以其输出IACKOUT*为高，进入中断过程，并屏蔽后级器件的中断应答。

图2

为实现中断请求和中断仲裁，每个器件的中断仲裁电路应完成的功能为：①产生中断请求；②上传状态/识别码；③屏蔽后级中断应答。本文设计的中断仲裁电路如图3所示。其中TX1～TX3来自中断号选择跳线器，INNER-IRQ为器件内部用户电路中断请求信号，上升沿有效。中断请求过程分如下四步：（1）在系统复位或中断复位（来自控制寄存器）后，IRQOPEN*为“1”使比较电路输出“1”，使中断应答链畅通，且译码电路不工作。（2）当本器件内有中断请求时，使IRQOPEN*为“0”，则译码电路根据中断置位开关的设置输出相应中断请求信号IRQx*。当中断管理器接收中断请求信号后使IACK*有效，并送往中断链驱动器使之输出IACKOUT*有效，同时中断管理器请求DTB总线使用权。（3）当中断管理器获得DTB使用权后，根据接收到的中断请求信号，在地址允许线AS+作用下在地址线上输出相应的A1～A3地址，使比较器输出“0”，从而使IACKOUT*变高，屏蔽后续中断，并清除本器件内部中断请求。（4）中断管理器使数据允许信号DS0*为低，读出器件状态/识别码，响应中断，同时在DS0*的上升沿清除中断请求（使IRQOPEN*为“1”），接通中断应答链，进入中断过程。

3可编程器件实现和调试

为了克服用中小规模集成电路实现VXI接口电路存在的体积大、可靠性差和可调试性差等不足，可采用可编程器件实现接口电路。本文采用的器件是ALTERA公司的MAX系列，采用的器件可编程软件平台的MAX+plusII。MAX+plusII在编程上提供了多种电路描述形式，主要有图形描述、AHDL描述和VHDL描述等。本文采用图形描述和AHDL描述相结合的描述方法。接口电路的主框架结构和能够用标准元件表述的子模块电路用图形描述方法设计，部分功能子模块用AHDL语言描述。这种设计方式的电路原理结构直观、功能描述简洁。VXI接口电路硬件描述子程序模块由地址修改码器件寻址、端口地址译码、中断请求及控制、寄存器配置四部分组成。

在VXI器件中，寄存器配置步骤是必不可少的，VXI寄存器基器件主要配置寄存器有：识别/逻辑地址寄存器、器件类型寄存、状态/控制寄存器。在接口电路的性质特性明确的前提下，寄存器基器件的配置是确定的，所以直接在可编程器件中实现，且更改也很方便。以下列出的是VXI寄存器基接口电路的主要逻辑表达式（用AHDL语言格式）：

VXIENA=AS#！IACK#！A14#！A15#！AM5#AM4#！AM3#AM1#！AM0；

MYVXIENA=VXIENA#（A6$Q0）#（A7$Q1）#(A8$Q2)#(A9$Q3)#(A10$Q4)#(A11$Q5)#(A12$Q6)#(A13$Q7);

ACKED=(TX1$A1)#(TX2$A2)#(TX3$A3)#IACK#!SYSRST#!IRQPEND#AS#IACKIN;

DTACKNODE=!(DS0&DS1#MYVXIENA&ACKED);

DRACK=DFF(DTAKNODE,SYSCLK,VCC,VCC);

IOENA=MYVXIENA#DS0&DS0&DS1#!LWORD;

IACKOUT=AS#IACKIN#!ACK;

需要注意的是，在使用中由于部分信号线与VXI背板总线连接时需要采用集电极开路方式接入，如DTACK*、SYSFAIL*、BRx*等，所以应增加一级集电极开路门电路后再与VXI背板总线连接。

篇5

Ⅰ、毕业设计（论文）题目

《TD-SCDMA物理层帧结构分析与测试》

Ⅱ、毕业设计（论文）选题意义及要求

《TD-SCDMA物理层帧结构分析与测试》课题背景是学院为3G网络课程开发了一套软件，由于3G网络课程理论性很强，不容易理解，通过该软件帮助学习者较快熟悉TD-SCDMA系统物理层处理过程。

Ⅲ、毕业设计（论文）工作内容和进度安排

首先搜集《TD-SCDMA物理层帧结构分析与测试》课题相关知识，在教师的帮助下，学习理解3G技术的基础知识；其次学习TD-SCDMA系统仿真软件的使用方法；最后在TD-SCDMA系统仿真软件平台下深入理解和分析TD-SCDMA系统物理层处理过程。

（1）2016-11-21至2016-11-28

搜集3G技术相关资料；了解自己的毕业设计任务，填写毕业设计论文手册相关内容。

（2）2016-11-28至2016-12-5

编写毕业论文开题报告，经过指导教师辅导，修改后，填入毕业设计手册。

（3）2016-12-5至2016-12-12

学习3G技术有关理论，了解3G技术发展情况，熟悉3G系统的网络结构。

(4)

2016-12-12至2016-12-19

学习3G技术有关理论，熟悉3G系统的网络结构，熟悉UTRAN结构和其接口。

（5）2016-12-19至2016-12-26

学习3G技术有关理论，熟悉UTRAN结构和其接口，掌握TD-SCDMA系统物理层。

(6)2017-2-20至2017-2-27

学习3G技术有关理论，学习TD-SCDMA系统仿真软件的使用方法。编写中期进度报告。

（7）2017-2-27至2017-3-6

学习3G技术有关理论，学习TD-SCDMA系统仿真软件的使用方法，能用软件针对自己的内容进行仿真。中期进度报告填入手册。

（8）2017-3-6至2016-3-13

学习3G技术有关理论，学习TD-SCDMA系统仿真软件的使用方法，能用软件针对自己的内容进行仿真。

（9）2017-3-13至2017-3-20

学习3G技术有关理论，学习TD-SCDMA系统仿真软件的使用方法，分析、测试研究TD-SCDMA系统物理层。撰写论文初稿。

（10）2017-3-20至2017-3-27

学习3G技术有关理论，学习TD-SCDMA系统仿真软件的使用方法，分析、测试研究TD-SCDMA系统物理层。撰写论文初稿。

（11）2017-3-27至2017-4-3

交论文初稿，经过老师指导，修改论文。准备答辩

（12）2017-4-3至2017-4-10

论文答辩。

Ⅳ、主要参考资料

《TD-SCDMA基站运行与维护

》

黄一平主编

科学出版社

《TD-SCDMA无线网络技术》

李立华等

人民邮电出版社

教学系：

学生姓名

毕业设计（论文）时间：自2016年11月21日至2017年4月10日

答辩时间：2017

年

4

月

22

日

篇6

关键词　封装协议　MSTP　MTU　GFP

中国散裂中子源实验的简图如图1所示，其原理是把中子束打在被测样品（例如新药品或机翼材料）上，探测被反射的中子位置就能计算出样品的内部结构图像，其特点如下： A/D采集通道多，每个通道的数据带宽高，且需要把现场采集的数据传到远程服务器上。因此，要求数据传输模块既要成本低、微型化、具备网络功能，也要数据带宽高。

单片机或ARM具有微型化、低成本的特点，但数据带宽和灵活性不满足本项目；工控计算机数据处理能力强，有网络接口，但是体积过大，成本高；传统高能物理实验采用的VME系统也因体积大、数据带宽有限而不适合用在中国散裂中子源实验上。

FPGA有很高的性能，而且内部还集成PowerPC处理器、千兆网MAC等硬核资源，这使得在一块FPGA上就能构建一个完整的片上系统，使整个系统体积可以做的很小。在FPG内PowerPC硬核上移植嵌入式linux操作系统，用软件来实现网络传输协议可以解决用FPGA硬件描述语言实现TCP/IP协议难度大的问题。FPGA的高性能、高可靠性和Linux的灵活性完美结合在一个片内，能较好地满足本项目的需求。

1　系统的总体构成及层次

本系统可以分为5个层次，如图2所示。

最低层为电路硬件层，每一层都是建立在其下一层之上。

2　系统电路的简介

本文在硬件上采用了实验室自行设计的电路板，用的是带PowerPC的xilinx Virtex4 FPGA，电路如图3所示。

3　SOPC的构建

SOPC（System on a Programmable Chip）即可编程片上系统，把整个系统放到一块硅片上，是一种特殊的嵌入式系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。

3.1　开发工具

Xilinx 公司提供了FPGA开发工具EDK（Embedded Development Kit），它带有大量可配置可定制的IP核，可以大大提高设计的效率，使设计者把主要精力放在设计系统架构上，能很方便的对FPGA进行模块化的重构和裁剪，提高设计的灵活性，减少了器件，符合SOPC的思想。

3.2　SOPC的总体构成

SOPC系统构建完成后的框图如图4所示，其中PowerPC405是已经固化在FPGA内部的硬核，工作频率设为300MHz，配置时要选择cache选项，否则运行嵌入式Linux会很慢。PowerPC405通过PLB（Process Local Bus）总线核和各个IP模块互联构建了一个完整的SOPC系统。

3.3　内存端口的设置

MPMC（Multi-Port Memory Controller）是DDR2内存控制器的IP核，它最多可以接八个数据端口，这样的好处是多个设备都可以通过各自的端口共享内存，本论文使用了四个端口：port0和port1都通过plb总线连接在PowerPC上，分别用于传输指令和数据，port2端口采用的是NPI（Native Port Interface）接口，用于接收A/D模块传输过来的用户数据，port3采用SDMA（Soft Direct Memory Access）接口，通过locallink总线和千兆网IP核相连。在对MPMC配置时要根据内存的型号、大小等实际参数来设置。

3.4　用户自定义数据接口IP核

开发工具虽然提供了一些常用的IP核，但是对于一些特定要求的逻辑，需要用户自己开发。由于从A/D采集板传送过来的数据速度很大，所以本论文在MPMC 的port2上采用NPI接口把A/D模块传过来的数据直接送入DDR2中。需要用硬件描述语言编写基于NPI接口的逻辑，并且还要编写基于PLB总线的IP核来实现对数据传输的控制，例如数据传输开始与停止、握手方式、数据包的大小等等。

3.5　千兆三态以太网硬核的配置

三态以太网TEMAC（Tri-Mode Ethernet Media Access Controller）是嵌在FPGA内部的硬核。本论文通过LocalLink总线使其连在内存控制器MPMC上，采用SDMA方式，使得数据直接从内存到网络接口而不必经过PowerPC的搬运, 这样在很大程度上减轻了CPU的负担，提高了数据传输速度。

4　板级支持包的生成

4.1　板级支持包工具的选择和设置

先在/网站上下载device-tree.git，它是板级支持包（BSP）生成工具。解压后放在EDK安装目录下的\EDK\sw\lib\bsp，之后点击SoftwareSoftware Platform Settings就可以发现并选择它了，如图5所示。

在device-tree下要把 bootargs的设置成console=ttyUL0，而不是默认的console =ttyS0，否则超级终端将没有输出。这是因为我们在调试时需要RS232串口作为超级终端，用的是XPS UART Lite核，但板级支持包默认的却是UART16500核。

篇7

关键词：USB协议，AT91SAM7SE

 

0 引言

USB接口现在几乎成为每一个电子设备的必备接口。本文介绍如何在基于AT91SAM7SE的设备上实现USB协议，使之具有USB传输功能。AT91SAM7SE是ATMEL公司生产的基于ARM7内核的ARM处理器系列，包括AT91SAM7SE512、AT91SAM7SE256、AT91SAM7SE32三种型号，高性能32位RISC结构设计，分别具有512k字节、256k字节、32k字节的集成Flash存储器。论文参考，USB协议。具有丰富的外设资源，包括IO口、SPI、PWM、ADC等。由于该处理器具有UDP(USB DevicePort)接口，因此可以使用该处理器方便的构建USB设备。本文将重点介绍如何在该处理器上实现USB协议。

1UDP控制器描述

AT91SAM7SE处理器UDP接口兼容USB2.0，支持8个端口，每个端口的大小及传输类型如表1所示：

表1 UDP端口描述

篇8

1:长春广播电视大学毕业设计题目.

2:吉林省森工集团信息化发展前景与规划.

3:吉林省林业设计院网络中心网络改造与发展规划.

4:吉林省林业系统生态信息高速公路构建课题.

二、论文撰写与设计研究的目的

跟随1946年第一台计算机在美国诞生,人类文明发展到一个崭新的时代.尤其是20世纪后10年,以计算机网络的飞速发展为契机,我们进入了信息时代.人们的生活和工作逐渐以信息为中心,信息时代更离不开网络,任何一个规模企业尤其开始依赖网络,没有网络企业就面临着落后.

吉林省的林业分布十分广泛,以长白山系为主要脉络的山地广泛分布各种森林资源,而作为林业及林业环境的发展,林业生态信息则是一个更为庞大的系统,快捷,准确,合理,系统的采集,处理,分析,存储这些信息是摆在我们面前的十分现实的问题.在信息交流的这个世界中,信息好比货物,我们需要将这些货物(信息)进行合理的处理,其中以硬件为主的计算机网络系统是这些货物(信息)交流的"公路"和"处理厂",我做这个题目,就是要为它画出一条"公路"和若干"处理方法"的蓝图.

由于森工集团这样的特定企业,其一,它是一个统一管理的企业,具有集团化的特点,网络的构建具有统一性.其二,它又在地理上是一个分散的企业,网络点也具有分散性.然而,分散中还具有集中的特点,它的网络系统的设计就应该是板块化的.从信息的角度来讲,信息的种类多,各种信息的采集传输处理角度也不尽相同,我们在设计的过程中不仅要考虑硬件的地域布局,也要考虑软件平台的配合.

没有最好,只有更好;更新观念,大步向前.我相信,在导师的精心指导下,经过我的努力,我将为它们创造出一条平坦,宽阔的"高速公路".

1,论文(设计)研究的对象:

拟订以吉林省林业系统为地理模型,以林业网络综合服务为基本需求,以网络拓扑结构为设计方向,以软件整合为应用方法,开发设计一套完整的基于集散集团企业的企业网络系统.

2,论文(设计)研究预期达到目标:

通过设计,论文的撰写,预期达到网络设计全面化,软件整合合理化,网络性能最优化,资金应用最低化,工程周期最短化的目标.

3,论文(设计)研究的内容:

一),主要问题:

设计解决网络地域规范与现有网络资源的利用和开发.

设计解决集中单位的网络统一部署.

设计解决多类型网络的接口部署.

设计解决分散网络用户的接入问题.

设计解决远程瘦用户网络分散点的性能价格合理化问题.

设计解决具有针对性的输入设备的自动化信息采集问题.

合理部署网络服务中心的网络平衡.

优化网络服务系统,营造合理的网络平台.

网络安全问题.

10,基本应用软件整合问题.

二),论文(设计)包含的部分:

1,地理模型与网络模型的整合.

2,企业内部集中部门网络设计.

3,企业内部分散单元网络设计——总体分散.

4,企业内部分散单元网络设计——远程结点.

5,企业内部分散单元网络设计——移动结点.

6,企业网络窗口(企业外信息交流)设计.

7,企业网络中心,服务平台的设计.

8,企业网络基本应用软件结构设计.

9,企业网络特定终端接点设计.

10,企业网络整合设计.

5,论文(设计)的实验方法及理由:

由于设计的过程并不是工程的施工过程,在设计过程中详尽的去现场建设肯定有很大的难度,也不是十分可行的,那么我们在设计的阶段就应该进行仿真试验和科学计算.第一步,通过小型网络测试软件平台,第二步,构建多个小型网络搭建全局网络模拟环境,第三步,构建干扰源利用小型网络集总仿真测试.

6,论文(设计)实施安排表:

1.论文(设计)阶段第一周次:相关理论的学习研究,阅读参考文献资料,制订课题研究的实施方案,准备试验用网络硬件和软件形成试验程序表及试验细则.

2.论文(设计)阶段第二周次:开始第一轮实验,进行小型网络构建试验,模拟网络服务中心,模拟区域板块,模拟远程及移动网络.

3.论文(设计)阶段第三周次:进行接口模拟试验,测试软件应用平台,完善课题研究方案.

4.论文(设计)阶段第四周次:完成第一轮实验,提交中期成果(实验报告1).

5.论文(设计)阶段第五周次:进行第二轮实验,模拟环境(干扰仿真)实验,提交实验报告2.

6.论文(设计)阶段第六周次:完成结题报告,形成论文.

三,论文(设计)实施工具及参考资料

小型网络环境,模拟干扰环境,软件平台.

吴企渊《计算机网络》.

郑纪蛟《计算机网络》.

陈济彪丹青等《计算机局域网与企业网》.

christianhuitema《因特网路由技术》.

[美]othmarkyas《网络安全技术——风险分析,策略与防火墙》.

其他相关设备,软件的说明书.

1、论文(设计)的创新点:

努力实现网络资源的全面应用,摆脱将单纯的网络硬件设计为企业网络设计的模式,大胆实践将软件部署与硬件设计阶段相整合的网络设计方法.

题目可行性说明及预期成果:

2、可行性说明:

由于题目结合了"吉林省森工集团信息化发展前景与规划""吉林省林业设计院网络中心网络改造与发展规划""吉林省林业系统生态信息高速公路构建课题",使得题目紧密结合生产实际,于是进行《企业网络设计——基于集散企业的综合网络设计》具有现实意义.超级秘书网：

篇9

关键词关键词：VC++；数据处理；Excel工作簿；SCI期刊

DOIDOI：10.11907/rjdk.162170

中图分类号：TP319文献标识码：A文章编号文章编号：16727800（2017）001013502

引言

美国科学情报研究所出版的《科学引文索引》（Science Citation Index，简称SCI）是世界核心期刊文献检索的主要工具，其收录了全世界最重要和最具影响力的研究成果。具有高影响因子的SCI论文对于科研具有极高的参考价值。SCI数据库内容繁多，快速、准确地筛选所需要的SCI期刊相关信息，对于科研人员具有重要意义。Excel是Office家族中功能强大的办公软件，使用广泛。SCI数据可以通过Excel直接导出，大多数科研人员采用Excel手动筛选，以获得所需的内容。人工处理SCI数据库工作量大、易发生误删，影响最终结果的准确性。用VC++编程对Excel工作簿进行数据处理可以较好地解决这一问题。

VC++是Microsoft开发环境Visual Studio Professional 的一部分[1]，VC++是常用的可视化界面开发工具，具有界面设计灵活多样、代码执行效率高、数据处理速度快等优点。利用VC++操作Excel，将两者结合起来使用，对于快速处理数据具有重要意义[2]。

使用本文程序在Window10系统中利用VC++2013对Excel 2013的处理、编译，达到了预期效果。

1Excel接口与对象模型

COM（Component Object Model）是一种面向对象的编程模式，它定义了对象在单个应用程序内部或多个应用程序之间的行为方式。VC++编译的外部程序通过接口与Excel对象模型进行交互，从而实现对Excel的操作，相比早期2003版本，该程序接口和对象模型发生了一定变化，程序中用到的对象主要有Application、Workbook、Worksheet等[3]。

首先插入一个类：按2013版的Excel安装位置对应地选择为Excel.exe。选中常用的类对象：Application、Workbook、Workbooks、Worksheet、Worksheets、Range、Font，注释类的头文件#import。

3软件介绍

3.1软件设计原理

首先根据相关领域业关键词进行初步筛选，筛选出含有此关键词的所有SCI论文；然后在此基础上，利用程序收集的关键词库作进一步筛选，删除含有这个词汇同时含有其它专业核心词汇的一行数据；最后较为准确地筛选出所需要的论文数据。程序流程如图1所示。

自定义筛选原理：通过学科关键字删除不含有该学科的无关数据，通过自定义筛选之后还有一部分含有学科关键字词根，同时明显属于其它学科的数据、例如“disease”中含有“sea”关键字，但明显与航海交通无关，需要通过关键词库进一步删除。

关键词库中含有10个学科的主要专业词汇。部分关键词如下[78]：

图1程序流程 交控类：traffic；ocean；isa；ship；navig；Transport；model；automat

医学类：Medic；diabet；psycho；toxicolog；dermatolog；cardiolog；nurs

生物类：Bio；parasitolog；nutrit；entomolog；metabolism；Anthropo

人文类：Cultur；publi；manage；

market；famil；child；Sociolog

环境类：Water；geographclimat；environ；ecolog；earth；geolog

物理类：material；nano；molecular；physic；nuclear

化学类：Combustion；carbon；oil；chem； tobacco；plastic；algebra；steel；

经济类：Business；econom；financ；invest

农林类：Forest；fish；agr；struct；sphere；geomet

篇10

关键词：收费器，单片机，双音多频，AT89S51

 

引言

本文具体介绍了怎样利用AT89S51单片机设计和实现一款低成本的可配置性的单路电话计费器。该计费系统可识别市内或长途电话号码，根据号码进行计费；并能显示通话时间和费用；可自动实现全价和折价的转换；计费准确，可方便地查询话单信息；并具有可配置性，可通过按键重新设置费率等参数。成本低，功耗小。完成其可配置性保证了该计费器可适应电信局费率的调整而重新设置计费参数。

1 系统工作原理及功能

1.1系统工作原理

系统中利用CPU控制MT8880以实现DTMF信号的接收与发送，MT8880能接收全部16个DTMF信号，并对8279的显示接口及有关管脚功能进行分析,然后在此基础上设计一种驱动16位七段十进制数码管数据显示及键盘输入阵列计算机应用系统，利用8279可实现对键盘/显示的自动扫描，以减轻CPU负担，简化硬件电路。系统总体框图见图1.1。硕士论文，单片机。

图1.1 系统总体框图

1.2 系统实现的功能

(1) 显示功能

该系统采用16位LED显示器，可实时显示计费系统工作时的各种信息。在拨号时可显示被叫号码，通话时显示通话时长，话费合计，挂机后可通过按键显示通话记录和累计话费等。

(2) 通话计费

在接通电话后，根据所拨电话号码，由计费器自动识别通话类型（市话、长途），接通以后，计费系统立即开始计费，并实时显示通话时间及话费金额。挂机后，显示器上显示此次通话的时间及费用。

(3) 话单查询

在挂机后，通过键盘可直接查询通话记录及费用，通过按键盘上的“查询”键、“上翻”键、“下翻”键，可查询最近的5条通话记录。挂机状态，按“查询”键，计费器显示最后一个话单序号及电话号码；延时后显示通话时长及费用。“上翻”键功能是显示上一条话单信息；“下翻”键功能是显示下一话单信息。

(4) 话费累计

话机处于挂机状态时，按“累计”键，屏幕显示已拨打电话的费用总计。

(5) 设置参数

在设置状态下按“下翻”键，设置费率；若按“0”号键，清除话费累计。

2 电路模块的设计

2.1 AT89S51及其外围电路

AT89S51的P1口作为DTMF信号输入口。MT8880的D0－D3分别接AT89S51的P1.0－P1.3，CP、RSO、R/W¯、CS¯、分别接AT89S51的P1.3－P1.7，IRQL接INT0，工作原理: MT8880每接收一个外部信号IRQL由高变低一次，IRQL接AT89S51的中断0(P3.2)，单片机在中断期间将数据D0－D3从MT8880读入内部数据存储器,中断服务完成后，IRQL由低变高,开始接收下一个信号(设计时应注意中断服务时间小于拔号内部数字时间间隔)。当对外命令时,AT89S51将内部数据D0－D3传送到P1口，然后再从P1口传送到MT8880的D0－D3,数据MT8880中经双音频调制后从TONE脚输出DTMF信号。读写信号R/W¯由P1.6提供,寄存器选择信号由P1.5提供。OSC1、OSC2接3.58Hz晶振,EST和ST/GT端外接RC积分电路,使解码数据产生一个延时,让CPU可正确读取数据。硕士论文，单片机。

当手动按下S1，就把RESET引脚拉高，只要该高电平能持续两个以上的机器周期就能使系统复位。系统正常工作时RESET保持在低电平。

时钟电路为CPU提供精确的工作频率，电容C6、C7对振荡频率有稳定作用，其容量的选择通常为30PF左右，振荡频率的选择一般为1.2MHz－12MHz，本系统采用了12MHz的石英晶体振荡器。

2.2 DTMF信号收发电路

目前，电话通信基本上使用双音多频(DTMF)发号，而MT8880是一种完整的DTMF发送与接收器，容易与单片机接口，且可编程控制，故选用MT8880，初始化时，将其设置为DTMF模式，可接收拨号。用户线上的各种信号音(包括拨号音、回铃音、忙音等)都是450Hz的FSK信号。铃流信号：25Hz±3Hz，输出电压90V±15V，电流为300mA。

(1) 接收接口电路设计

当MT8880作为DTMF接收器的时候,DTMF信号经由IN+和IN-输入,经过运算放大并且滤除信号中的拨号音频率,然后发送到双音滤波器,分离出低频组和高频组信号。通过数字计数的方式检出DTMF信号的频率,并且通过译码器译成四位二进制码。四位二进制编码被锁存在接收数据寄存器中,此时状态寄存器中的延时控制识别位复位,状态寄存器中的接收数据寄存器满标识位置位,对外来说,当寄存器中的延时控制识别位复位时IRQL由高电平变为低电平。如果用IRQL作为单片机的中断信号, IRQL由高电平变为低电平,向CPU发出中断申请,当CPU响应中断,读出寄存器中的数据后，IRQL返回高电平。

MT8880的Q1－Q4与单片机的P1.0－P1.3相连，P1.4－P1.7分别与CP，RSO，R/W¯，CS¯相连， DTMF－IN、DTMF－OUT为双音多频信号的输入和输出端子；输入端和输出端分别加了滤波电路。

(2) 发送接口电路设计

当MT8880作为DTMF发送器时,数据总线D0－D3上四位二进制码被锁存在发送数据寄存器中,发送的DTMF信号频率由3.58MHz的晶振分频产生。分频器首先从基准频率分离出8个不同频率的正弦波,行列计数器根据发送数据寄存器中的数据,以八取二方式分离出一个高频信号和一个低频信号,经开关电容作D/A转换,在加法器中合成DTMF信号,并从TONE端输出。OSC1、OSC2接3.58Hz晶振,EST和ST/GT端外接RC积分电路,使解码数据产生一个延时,让CPU可正确读取数据。

2.3 模拟摘机电路

根据国家有关标准规定：不论任何电话机，摘机状态的直流电阻应≤300Ω，有“R”键的电子电话机的摘机状态直流电阻应≤350Ω。在挂机状态下，其漏电流≤5μA。因为程控电话交换机对电话摘机的响应是电话线回路电流突然变大为约30mA的电流，交换机检测到回路电流变大就认为电话机已经摘机。

当单片机检测到有效信号时，从CPU送出的摘机信号驱动光耦导通使负载接入，进入摘机状态，使电话线上的电流变为30mA左右，交换机检测到该电流后将线路电压变为十几伏的直流，完成摘机。硕士论文，单片机。

2.4 显示/键盘驱动电路

AT89S51单片机应用系统的键盘显示驱动电路8279的A、B口显示数据输出线分别与2个7447译码/驱动器的输入端相连。硕士论文，单片机。硕士论文，单片机。SL0－SL3扫描输出线接在3－8线译码74LS138的输入端，输出经8位驱动电路后，每位同时驱动2位七段数码管。因此该电路可同时驱动16路七段十进制数码管。74LS47的消隐输入BI¯端与8279的BD端连，当8279的显示数据切换时，D端输出低电平,使74LS47的输出均为低电平，将显示熄灭。由于74LS47的输出驱动电流可达20mA，能直驱动七段数码管。来自RL0-RL7的8根回复线的回复信号,由回复缓冲器并锁存。在键盘工作方式中，回复线作为行列式键盘的行列输入线。在逐行列扫描时,回复线用来搜索每一行列中闭合的键。当某一键闭合时，去抖电路被置位，延时等待10ms后，再检验该键是否继续闭合，并将该键的地址、控制状态一起形成键盘数据被送入8279内部FIFO(先进先出)存储器，即是8279的IRQ端。8279由单片机AT89S51控制，片选线为P2.7,命令/数据选择线A0与单片机地址总线P0联接，这时8279的端口地址为；数据口：7FFEH，命令/状态口：7FFFH。硕士论文，单片机。CLK直接与单片机ALE联接，即以AT89S51的ALE引脚输出作为8279芯片的时钟源，AT89S51内部晶振频率fosc=12MHZ,则fALE=2MHZ,可由8279的时钟分频命令进行20分频，从而使8279工作在100KHZ的最佳频率。

3 总 结

该计费器的特点是低成本，可配置性好，可适应各种不同的费率要求，该计费系统自动识别所拨号码，实现自动计费。但它也存在很多不足之处，我们可以在以下方面进行完善：增加打印机接口，用来打印收费单据等；增加语音录放接口，进行语音提示；还可增加实时时钟/日历芯片接口，可以方便的看到时间。

参考文献

[1]朱善君，孙新亚，吉吟东.单片机接口技术与应用[M].北京：清华大学出版社，2005.46～48

[2]房小翠,王金凤.单片机实用系统设计技术[M].北京：国防工业出版社，2005.23～24

[3]及力.Protel99SE原理图与PCB设计教程［M］.北京:电子工业出版社，2004.22～50