数字电路设计范文

导语：如何才能写好一篇数字电路设计，这就需要搜集整理更多的资料和文献，欢迎阅读由公务员之家整理的十篇范文，供你借鉴。

篇1

关键词：数字电路；抗干扰技术；主要因素；主要方法

数字电路的开发过程中必定会接触到各式各样的干扰因素，其中主要是受到硬件干扰。因此，在解决方法上主要采用的是抑制干扰源，切断干扰传播路径并提高敏感器件的抗干扰能力，使用软件降低对数字电路的干扰，对数字电路进行一定的补救，从而使得数字电路能够正常运行，推动数字电路设计技术的进步。

1数字电路设计中形成干扰的主要因素分析

在数字电路设计中，形成干扰的主要因素有3个：干扰源、传播路径和敏感器件。干扰源是指在电路中确定会产生一定干扰的元件、设备或者是信号。在实际操作过程中，雷电、电机和继电器等都可能成为干扰源，对电路形成巨大的干扰，并且在某些数字电路中是无法被去掉的。传播路径干扰是指在干扰源传播到敏感器件的通路或者是媒介遭到一定的干扰。传播路径的干扰通常难以控制，干扰性会随着传播路径的增加而有所增加。在实际操作过程中，空间的辐射、信号线等都会干扰传播路径。敏感器件是指某些容易扰的对象，包括单个设备或者分系统等，为了功能的需要，某些敏感器件的干扰是不可去除的。在实际操作过程中，主要指信号放大器、数字IC等。

2数字电路设计中抗干扰的主要方法分析

在数字电路设计中使用的抗干扰技术主要是抑制干扰源，切断干扰传播路径并提高敏感器件的抗干扰能力等方法。同时，在某些硬件设施难以达到的时候采用软件方法进行数字电路防干扰，最大化地减少干扰项目对数字电路的干扰，保证数字电路在使用过程中的安全，确保数字电路的正常运行。

2.1对干扰源进行主动抑制

抑制干扰源是抗干扰技术的主要方针，通过尽可能地减小干扰源受到的干扰，实现抑制干扰的作用。对干扰源进行主动抑制，主要是通过在干扰源两端并联电容和在干扰源回路串联电感或电阻以及增加续流二极管。首先，为继电器线圈增加续流二极管，通过增加续流二极管实现对干扰的消除作用。其次，为续电器接点两端进行火花抑制电路的连接，以减小电火花对电路的影响。第三，为电机增加滤波电路，尽量使用减小引线的长度，增加电机的防干扰能力。第四，为电路板上的IC均接上一个高频电容，减小IC对电源的影响。同时，在布线过程中，同样要遵从使用较短引线的原则，以改善使用情况。第五，在实际布线过程中，应尽量采用直线布线，避免使用接近90度的折线。第六，为可控硅接上抑制电路，在防护可控硅的同时减小噪音干扰，对干扰源进行控制。

2.2对干扰传播路径进行选择性切断

传播路径型干扰主要分为传导干扰和辐射干扰。传导干扰就是指在数字电路中通过导线传播到敏感器件时的干扰，主要辨别方式是通过导线。辐射干扰是指通过空间辐射传播到敏感器件时的干扰，主要辨别方式是通过空间辐射。2种干扰方式不同，但是对数字电路的干扰影响效果都相对较大。对于传播路径干扰，主要采用切断和隔离的方式进行控制。首先，考虑到电源对单片机的影响。一方面，要使用效用比较良好的电源，能够在很大程度上解决干扰问题。另一方面，可以给电源增加滤波电路，最大限度地减小电源的影响。其次，在单片机的选择上要选取干扰较小的接口，并注意做好隔离。第三，晶振和单片机之间的距离要尽量减小，通过良好的布线减小传播路径的干扰。第四，要注重对电路板进行合理的分区管理。在分区管理时应该尽量将干扰源和敏感器件分隔并达到一定的距离，保证整个电路系统的稳定。第五，将数字区和模拟区相隔离。在实际操作过程中，一定要注意使用地线将2个分区进行隔离，减小干扰。第六，大功率器件要使用独立地线。对于功率较大的地线通过单独接地，减小干扰。第七，在关键的接口要使用类似磁珠和滤波电路等必要的抗干扰器件。

2.3充分提高敏感器件的抗干扰能力

除了对干扰源进行主动抑制和对干扰传播路径进行选择性切断，还要充分提高敏感器件的抗干扰能力，从敏感器件方面尽量减小敏感器件对整个数字电路的干扰。第一，在布线的时候要尽量避免大面积进行回路环设计，通过缩短其面积来降低干扰。第二，在实际布线过程中，在电源线和地线的选取上以粗短为优，尽量降低干扰。第三，单片机中闲置的接口要在不改变系统逻辑的前提下做好接地或接电处理，尽可能避免悬空造成的干扰。第四，要使用好监控系统，保证单片机处于良好的工作状态。第五，尽量选取低速的数字电路，但是要保证速度能够满足实际工作中的要求，确保实际工作的可行性。第六，IC器件应该尽量直接进行焊接工作，尽量避免选用某些连接插座，从而减少干扰，保障数字电路的实际可行性。

2.4使用软件降低干扰

除了在硬件方面采取措施降低干扰，在抗干扰技术的使用上还要注重从软件方面出发，比如利用数字滤波技术、输入信号重复检测技术、输出端口数据刷新技术、软件拦截技术以及“看门狗”技术来降低干扰。

数字滤波技术是指在软件中对采集到的数据进行电磁兼容消除干扰的处理。一般来说，除了在硬件中对信号采取抗干扰措施之外，还要在软件中进行数字滤波的处理，以进一步消除附加在数据中的各式各样的干扰，使采集到的数据能够真实地反映现场的工艺实际情况。数字滤波技术相对来说算法灵活，效果良好。

输入信号重复检测技术是指在输入信号过程中存在着输入干扰而又难以使用硬件进行抑制时，采用软件重复检测技术，从而最大限度地减少干扰。在重复检测过程中，如果信号一直变化不定，在达到一定程度时，可以给出相应的报警信号。输出端口数据刷新技术也是采用重复输出的方式降低数据干扰。通过数据的重复输出，从而使得正确信息能够在不断传输中跳过干扰。

软件拦截技术通过对程序运行过程中的“乱飞”现象进行拦截，使得程序摆脱软件程序的“死循环”，最终使得运行通过正常程序进行，保证了程序的有效性和稳定性。

“看门狗”技术是数字电路中的重要抗干扰技术。由于软件拦截技术存在一定的局限性，对某些难以控制的程序“乱飞”现象无法正确地拦截，程序也就难以摆脱“死循环”。而通过“看门狗”，能够对程序进行良好的监控。当程序受到干扰发生混乱时，由于程序逻辑已经受到了破坏，程序在混乱的情况下无法对“看门狗”进行设置，进而导致看门狗定时溢出，导致系统重新运行，摆脱瘫痪状态，保持良好的系统运行。

篇2

关键词：计算机高速数字电路技术 阻抗信号 设计技术

中图分类号：TN79 文献标识码：A 文章编号：1007-9416（2015）11-0000-00

计算机高速数字电路设计技术的概念：高速数字电路就是高速变化信号在电路中所产生的电感、电熔等模拟特性的电路，计算机高速数字电路应用了先进的电子技术，而且是应用了先进的计算机技术，要促使计算机达到高速数字电路系统的运行处于平衡的理想状态，就要对相关所以的电路参数经行不断调整及优化。需要特别注意的是，在相关技术的设计过程中，要紧密的注意电路各元器件之间的搭配要合理，要正确，这样才能有效果。

1 影响计算机高速数字电路设计技术的问题分析

1.1信号线间距离的问题

计算机高速数字电路设计技术目前的发展情况，是整个电子设计行业的骄傲，是这个领域的创新发展。这种技术促进了电子技术的蓬勃发展，计算机数字电路发展虽然很快但还存在很多问题，这个阶段的计算机高速数字电路设计技术存在下面问题：例如，信号线间距离对计算机高速数字电路设计的影响，根据相关技术进行分析，随着高速数字电路设计发展，印刷版电路密集度不断增大，这样一来就会忽视相关信号的现象，随着时间的发展，我国要发展计算机高速数字设计技术，就要解决存在的信号线间距距离问题。

1.2传输线的问题

关于信号在传输线的问题，它的关进在于阻抗信号，在现在这个时期，计算机高速数字电路设计阶段，在这个设计过程中发现在信号的传输过程中存在阻抗不匹配的现象，这种现象极大的影响着计算机高速数字设计技术的发展，它会给相关信号带来破坏性的噪音，这些噪音会对信号的质量形成阻碍，导致信号的不完整，这样就会给电源平面带来相关的影响。1.3电源平面的问题

科技现代化时代下，利用先进的电子技术设计计算机高速数字化电路设计技术，根据相关技术的情况，这项技术得到了不断的发展，在很多方面都有所应用。目前计算机高速数字电路设计过程中，电源平面相关影响原因分析发现，在电源平面间存在电阻和电感，它们之间要经过大量电路的输出过程，这样的过程中就会产生极大的瞬间电流，产生的极大电流会对整个电路产生较大的影响，将对高速数字电路地线和电源线电压造成极大的影响，关于电源平面的问体，应针对问题完善技术。

2 计算机高速数字电路技术的研究分析

2.1完善设计保证信号的完整性

根据笔者对以上问题的分析，目前计算机高速数字电路设计技术中存在的问题要进行分析解决，针对阻抗不匹配的影响，对电路信号的完整性也造成的影响的情况，根据这个情况要对计算机高速数字电路技术进行完善设计，保证解决计算机高速数字电路信号的完整性。笔者从两个方便分析：（1）研究关于在电路信号传输过程中，因为不同电路之间电路信号网的传输信号之间产生了干扰情况，也就是以上笔者提出的信号线间距干扰的问题。（2）研究分析计算机高速数字电路在运行的过程中，不同信号在传输的过程中，对电路信号网产生的干扰情况。研究发现会受到阻抗不相匹配的因素而影响到电路信号的传输效率情况，并且根据现阶段计算机高速数字电路运行的过程中，阻抗很难控制的原因，发现经常会出现阻抗过大或过小的现象，这些现象都会对电路信号传播的波形产生一定的干扰，所以影响信号的完整性。针对问题要对计算机高速数字电路设计技术进行改进，使系统一直处于过阻抗的情况，这样就能保证电路设计不会受到阻抗不等的情况，这样电路信息传输的完整性电源进行合理设计这样就得到了解决。

2.2确保电路系统的可靠性

针对计算机高速数字电路系统的问题中，据分析受到电源平面间电阻和电感的影响，这种影响使电源运行过程中会出现过电压的故障，严重影响到电路系统运行的可靠性。从两个方面进行分析；（1）在实际中计算机高速数字电路系统运行的过程中，就必须要考虑到电源的电阻和电感因素，而要减少电源面的电阻和电感对电源系统的影响，就必须对其采取降低的处理措施。（2）对现在电路系统电源才智的分析，现在很多情况是大面积铜质材料，根据相关系统来分析，这种材料达不到计算机高速数字电源的要求，这样就会产生影响，所以该改正，把楼电容应用到电路中，这样可以有效的避免或降低电源面电阻和电感对系统的影响，这样就从根本上提高了电路系统运行的效率，保证了电路系统的可靠性。

3 结语

笔者自身的工作经验，结合实际的工作实践，在本文中对计算机高速数字电路设计技术进行了深入的分析，对目前文采问题进行了分析，针对问题对影响计算机高速数字电路设计技术的几项因素进分析，也提出了相关改进办法，针对计算机高速数字电路系统的运行效率等相关技术的发展提出自己的见解。

参考文献

[1]廖传柱.高速数字电路设计技术的发展研究[J].长春师范学院学报，2013年12期.

[2]陈国荣，沈长松，郑宽涵.浅谈高速数字电路设计中电源完整性[J].科技风，2012年12期.

篇3

【关键词】高速数字；噪声；电路设计；电子；研究

电子技术的快速发展，高速数字电路设计在电子设计领域中所占的比例逐渐增大，但随之而来的是其电磁兼容、噪声干扰问题也越来越突出。在高速系统中，高频信号很容易由于辐射而产生干扰，高速变化的数字信号会产生反射、地弹、串扰、电磁干扰等问题，从而严重降低系统的性能，因此必须通过电路设计来加以解决。

一、高速数字电路的概念

高速数字电路主要是指由于信号的高速变化而使电路中的模拟特性，如电容、导线的电容、电感等发生作用的电路，通常认为，工作频率超过50MHz的电路被称为高速电路。但实际我们对高速电路的界定不是单就频率高低而言，而是由信号的边沿速度决定的，一般认为上升时间小于4倍信号传输延迟时可视为高速信号。

二、高速数字电路的噪声干扰及控制

1.信号反射

高速电路中，由源端与负载端阻抗不匹配，会引起信号线上的反射，负载将一部分电压反射回源端，造成干扰。同时，由于任何传输线上存在固有的电感和电容，信号在传输线上来回反射，会产生振铃和环绕振荡现象，导致信号电平的误判断，甚至对器件造成损坏。图一所示为理想传输线模型，理想传输线L被内阻为R0的数字信号驱动源VS驱动，传输线的特性阻抗为Z0，负载阻抗为RL。负载端阻抗与传输线阻抗不匹配会在负载端(B点)反射一部分信号回源端(A点)，反射电压信号的幅值由负载反射系数ρL决定：ρL=RL-Z0/RL+Z0；当从负载端反射回的电压到达源端时，又将再次反射回负载端，形成二次反射波，此时反射电压的幅值由源反射系数ρS决定：ρS=R0-Z0/R0+Z0。当负载端采用源端或终端的端接匹配，即当RL=Z0或R0=Z0时，ρL、ρS为0，可有效消除反射。

根据以上原理，传输线的端接通常采用两种策略：源端串行端接匹配（见图二）、负载端并行端接匹配（见图三）。两种端接策略各有其优缺点，不过由于串行端接只需要在信号源端串入一个电阻，消耗功率小而且易于实现，所以被广泛采用。串行端接时，串联终端匹配电阻值与驱动器的输出阻抗之和，应与传输线的特征阻抗相等。实际的驱动器在信号的电平发生变化时，输出阻抗可能不同。比如电源电压为＋4.5V的CMOS驱动器，在低电平时典型的输出阻抗为37Ω，在高电平时典型的输出阻抗为45Ω。TTL驱动器和CMOS驱动一样，其输出阻抗会随信号的电平大小变化而变化，因此不能十分精确匹配电阻，只能近似匹配。

另外，信号传输线布线时，为保证信号的连续性，减少信号反射，最好采用全直线布线，如必须弯折则应避免直角走线，转弯处应设计成45度角或圆弧形。如图四a最容易出现信号不连续的问题。图b、c所示的方式，可以保证信号的连续性。

2.同步切换噪声和地弹噪声

由于器件内部的接地引脚与地平面之间存在引线电感(寄生电感)，所以理论上当每个信号翻转时所带来的电流的变化都会通过器件的寄生电感影响到地线。如多个集成电路内部驱动器同时转换时就会在地线中产生较大的噪声，即同步切换噪声（SSN）。输出驱动电流越大，噪声的幅度也越大，如图五所示。

同时由于芯片封装电感的存在，导致同步切换过程中形成大电流涌动，引起地平面的反弹噪声，简称地弹。

为在高速PCB电路设计中减小SSN和地弹的影响，可采取一些基本措施，如降低输出翻转速度；采用分离的专门参考地；降低系统供给电源的电感，使用单独的电源层，并让电源层和地平面尽量接近；降低芯片封装中电源和地引脚的电感，比如增加电源和地的引脚数目，减短引线长度，尽可能采用大面积铺铜；让电源和地的引脚成对分布并尽量靠近，以增加电源和地的互感；给电源增加退耦电容，并尽量靠近元件的地引脚，给高频的瞬变交流信号提供低电感的旁路等。

3.串扰

串扰是指当信号在传输线上传播时，同一PCB板上的两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。其主要反映在：串扰电压的大小与两线的间距成反比，与两线的平行长度成正比。随着干扰源信号频率的增加，扰对象上的串扰幅值也随之增加。信号的上升／下降时间或边沿变化对串扰的影响更大，边沿变化越快，串扰越大。另外，传输线与地平面的距离对串扰的影响很大。对于同一布线结构，当电介质层的厚度增加一倍时，串扰明显加大。

因此，在高速PCB板的布局布线中，可以注意以下方面，从而达到减小串扰的目的：(1)条件许可时尽量加大线间距，减小线平行长度。在相邻的两个层走线的方向务必相互垂直。(2)在确保信号时序的情况下，尽可能选择上升沿和下降沿速度更慢的器件。(3)在设计走线时，应该尽量使导体靠近地平面或电源平面。这样可以使信号路径与地平面紧密的耦合，减少对相邻信号线的干扰。(4)在串扰较严重的两条信号线之间插入一条地线，可以减小两条信号线间的耦合，进而减小串扰。(5)在同一传输线的布线过程中，尽量减少过孔的使用，避免对传输线的特征阻抗产生较大影响。(6)尽量减小传输线的连线长度，如果不能缩短信号线长度时，应采用差分信号传输，如ECL、PECL、LVDS等。差分信号有很强的抗共模干扰能力，能大大延长传输距离。

4.电磁干扰

电磁干扰主要分为传导干扰和辐射干扰两大类，因此在电路设计中需考虑切断干扰源的产生源头和传播路径，使电子设备符合电磁兼容性的要求。

在布线之前，必须注意各部分电路在PCB板上的合理布局。对于电源电路、低端的模拟电路、高端的高速数字电路以及其他产生噪声的电路等，应根据不同性质进行有效的物理隔离或屏蔽等措施来实现消除或减少子系统之间的噪声干扰。

如图六中，图a放置时钟和数据转换器在电源、高速逻辑电路、I/O端口电路等噪声器件的附近，噪声将会耦合到敏感电路并降低它们的性能。图b做了有效的电路隔离，将有利于系统设计的信号完整性。

另外，必须减小电流回路，尽可能缩短高频元器件之间的连线，包括管脚的引线越短越好。输入和输出元件应尽量远离。按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。在PCB板的各个关键部位配置适当的退耦电容，每个集成电路块的附近应设置至少一个高频退耦电容，退耦电容尽量靠近器件的电源。

三、对高速数字电路进行设计仿真

在成形的PCB板上如发现高速数字电路有干扰导致信号完整性问题，解决起来会十分麻烦。所以我们一般要借助于仿真软件。在设计早期和设计期间进行信号完整性、串扰和电磁兼容性等进行仿真，可以对PCB布线产生指导性意见，对于效果不好的设计可以分析原因，加以改进，在仿真没有问题后再实际加工。

对高速电路的设计仿真，首先要建立起元器件的仿真模型，然后进行假设性仿真来确定布线过程中需要的参数设置和条件，接下来在实际布线过程中随时通过线仿真检查布线的效果，最后在布线基本完成之后进行板级仿真来检查系统工作的性能。目前这样的仿真工具主要有cadence、ICX、Hyperlynx等。

四、结束语

随着高速数字电路的快速发展，对信号的完整性及电磁兼容等问题提出了更高要求，这就需要电路设计者依据一定的准则进行分析和设计，并通过仿真软件进行测试，完善各类影响信号完整性的问题，使设计达到高速信号传输的要求。

参考文献

[1]胡怀湘.计算机高速数字电路设计技术[J].计算机工程与应用,2003,39(17)128-132.

[2]李琳琳.高速数字电路设计与信号完整性分析[D].西安电子科技大学,2009.

[3]周堃.高速数字电路设计研究[J].航空计算技术,2003,33(2):127-128.

篇4

利用硬件描述语言VHDL，数字电路系统可从系统行为级、寄存器传输级和门级三个不同层次进行设计，即上层到下层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用EDA工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接着，再用专用集成电路（ASIC）或现场可编程门阵列（FPGA）自动布局布线工具，把网表转换为要实现的具体电路布线结构。目前，这种高层次设计的方法已被广泛采用。据统计，目前在美国硅谷约有90%以上的ASIC和FPGA采用硬件描述语言进行设计。VHDL的应用已成为当今以及未来EDA解决方案的核心，而且是复杂数字系统设计的核心。

一、VHDL的特点

VHDL是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级三个不同层次的设计，支持结构、数据流、行为三种描述形式的混合描述，覆盖面广，抽象能力强，因此在实际应用中越来越广泛。VHDL的主要特点有：

1.功能强大。与其他的硬件描述语言相比，VHDL具有更强的描述能力和语言结构，可以用简洁的源代码描述复杂的逻辑控制。它具有多层次的设计描述功能，层层细化，最后直接生成电路级描述。

2.系统硬件描述能力强。VHDL具有丰富的数据类型，丰富的仿真语句和库函数，在任何大系统的设计早期就能查验设计系统功能的可行性，随时可对设计进行仿真模拟。

3.设计与工艺无关。用VHDL进行硬件电路设计时，并不需要首先考虑选择完成设计的器件。VHDL的硬件描述与具体的工艺和硬件结构无关，因此VHDL设计程序的硬件实现目标器件有广阔的选择范围。

4.设计方法灵活，易于修改。VHDL语言标准、规范，大多数EDA工具都支持VHDL。在硬件设计过程中，用VHDL语言编写的源程序便于管理，VHDL易读、结构模块化，方便修改、交流和保存。

5.支持广泛，移植能力强。VHDL是一个标准语言，在电子设计领域，为众多的EDA工具支持，因此移植能力好。

二、VHDL的结构和设计方法

1.VHDL的基本结构

VHDL的结构模型包括五个部分：实体、结构体、配置、程序包、库。前四种可分别编译，编译后放入库中，以备上层模块调用。

（1）实体定义了器件的输入输出端口，设计实体是VHDL的基本单元，可以表示整个系统、一块电路板、一个芯片或一个门电路。

（2）结构体定义实体的实现，即描述系统内部的结构和行为。

（3）配置用于从库中选取所需单元来组成系统设计的不同版本，为实体选定某个特定的结构体。

（4）程序包存放各设计模块都能共享的数据类型、常数和子程序等。

（5）库用来存放编译结果，包括实体、结构体、配置、程序包。

2.VHDL的设计方法

VHDL将层次化的设计方法引入到硬件描述中，自上向下的设计是从系统级开始，将整个系统划分为子模块，然后对这些子模块再进行进一步的划分，直到可以直接用库中的元件来实现为止。在设计方法上，将传统的“电路设计硬件搭试调试焊接”模式转变为“功能设计软件模拟仿真下载”方式。数字系统的设计采用自顶向下的方法，最顶层电路设计是指系统的整体要求，最下层是指具体逻辑电路的实现。一般的电子系统设计可分为两个阶段，第一阶段是系统的逻辑设计和仿真，得出的是门级电路的原理图或网表；第二阶段设计如印刷电路板的布局布线，集成电路的版图设计等，得出的是最终的物理设计。

三、VHDL的应用实例

笔者以Max＋plusⅡ软件作为平台的一个空调机控制器的设计为例，谈谈VHDL在数字电路设计中的具体应用。

实现一个控制器，常用有限状态机方法实现。传统的设计方法主要包括5个过程：确定原始状态图，状态简化，状态编码，触发器类型的选择及控制逻辑方程和输出方程的确定，画出电路原理图。采用这种方法设计复杂状态机将会十分繁杂。

利用VHDL来设计有限状态机，可以充分发挥硬件描述语言的抽象能力，进行功能描述，而具体的逻辑化简和电路设计可由计算机自动完成，从而提高了设计的工作效率，并且条理清晰，修改起来也更方便，所以很适合复杂时序电路的设计。应用VHDL设计状态机的步骤如下：第一，根据系统要求确定状态数量、状态转移的条件和各状态输出信号的赋值，并画出状态转移图；第二，按照状态转移图编写有限状态机的VHDL程序；第三，利用EDA工具进行功能仿真验证；第四，编程下载。

空调机控制器的设计。它的两个输入来自温度传感器，用于监测室内温度。如果室内温度正常，则temp-high和temp-low均为‘0’；如果室内温度过高，则temp-high为‘1’，temp-low为‘0’；如果室内温度过低，则temp-high为‘0’，temp-low为‘1’。根据temp-high和temp-low的值来决定当前的工作状态，并给出相应的制冷和制热输出信号。

按照绘制好的状态转移图编写VHDL程序，编程中采用case语句来描述状态的改变，它具有直观、条理清晰及易于修改等特点。也可以采用不同进程来实现状态的改变，所以编程方法多种。

功能仿真。利用Max＋plusⅡ软件工具对所编程序进行编译、仿真。当temp-low为“1”，即温度过低，则heat为“1”（制热）；当temp-high为“1”，即温度过高，则cool为“1”（制冷）。经综合后的仿真分析表明，该方案是合理可行的。通过仿真后，即可编程下载。

四、使用VHDL应注意的一些问题

由于VHDL语言是描述硬件行为的，相对其它开发软件的高级语言而言，在编程过程中有一些特殊性，所以经常会出现语法正确但无法综合的问题。其原因多半因为编程者对硬件内部的工作原理了解不够，写出的代码硬件无法实现。在此总结出一些应注意的问题：

篇5

关键字：EDA；时钟；数字电路课程设计

中图分类号：G642.41？摇 文献标志码：A？摇 文章编号：1674-9324（2014）04-0245-02

《数字电路》是高等院校电子信息类专业的重要专业基础课，其课程设计是实践教学环节的重要组成部分，它给学生提供了理论联系实际、加深认识、开拓思维的机会。随着计算机技术和电子技术的不断发展，传统的数字电路课程设计方式在很多方面落后于现代教育形式的发展，成为现代化教育和培养创新人才的阻力。进入21世纪后，EDA技术得到了长足的发展，在数字电路课程设计中引入EDA技术的新教学模式成为必然趋势。本文结合实际教学工作，举例阐述了基于EDA技术的数字电路课程设计的实现方法，实践证明其对提高课程设计的教学质量和培养创新型人才都有重要作用。

一、数字电路课程设计中引入EDA技术的必要性

数字电路课程设计中要求学生运用电子技术课程中有关的理论知识和实验方法完成一些综合性较强的设计课题。目前在数字电路课程设计教学中，有些院校仍然采用74系列固定功能标准芯片来实现设计功能。在了解课题原理和熟悉标准芯片功能的基础上，“自底而上”地设计数字系统。当设计的数字电路系统比较复杂，需要多个集成芯片和大量连线时，就增加了设计电路板的难度和故障调试难度，延长设计周期，降低了学生的学习兴趣，同时.常用中小规模集成芯片的大量重复使用也大大增加了设计成本。特别是随着学生数量的剧增，由于教学经费的原因而无法提供足量的所需芯片，再加上实验场地和实验时间的制约，以及辅导教师的缺少等因素，使得课程设计题目受限制，设计方案雷同，缺少个性，设计过程枯燥，学生的综合能力和创新能力的培养严重受到阻力，课程设计的教学目标不能很好的实现。因此在数字电路课程设计中引入EDA技术，改革传统的课程设计方法已经成为一种趋势。IspLever是Lattice公司最新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式，能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线，并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的Synplify综合工具和Lattice的ispVM器件编程工具。IspLever软件提供给开发者一个简单而有力的工具，其界面友好，集成化程度高，是最易学、最易用的可编程逻辑器件开发软件。利用它所配备的编辑、编译、仿真、综合、芯片编程等功能，可以完成数字电路从设计、检查、模拟到下载的全过程。因此特别适合作为数字电路系统的设计和开发软件。在系统可编程逻辑器件（In-System Programmable PLD，ISP-PLD）是90年代推出的新型的可编程逻辑器件，其最大特点是编程时既不需要使用编程器，也不需要将它从所在的系统板上取下，可以直接焊接在印刷电路板上，然后通过计算机的并口和专用的编程电缆对焊接在电路板上的ISP器件进行多次编程，对其逻辑功能进行修改，从而加快了数字系统的调试过程，提高了可靠性并避免对可编程器件造成机械损坏。PLD具有可重复使用、低投入、高性能、高密度、开发周期短等诸多优点，不需要任何投片费用。

二、EDA技术在数字电路课程设计中的应用实例

下面采用“自顶而下”层次化的设计方法，以DJ-E801型实验开发系统和IspLever3.0EDA开发软件设计时钟为例，介绍基于EDA技术的数字电路系统设计的方法。运用此种方法进行课程设计时，需要先学习IspLever3.0软件和Schematic的编程方法，掌握DJ-E801型实验开发系统的使用。

1.设计要求。设计一个多功能数字钟。系统能进行正常的时、分、秒计时功能，分别由6个数码管显示24小时、60分钟、60秒钟的计数器显示；能利用实验系统上的按键实现“校时”“校分”功能：（1）按下“SA”键时，计时器迅速递增，并按24小时循环，计满23小时后再回00。（2）按下“SB”键时，计分器迅速递增，并按59分钟循环，计满59分钟后再回00，但不向“时”进位。（3）按下“SC”键时，秒清零。（4）要求按下“SA”、“SB”或“SC”均不产生数字跳变（“SA″、“SB”、“SC”按键是有抖动的，必须对其消抖动处理）；能利用扬声器做整点报时：（1）当计时到达59’50”时开始报时，在59’50”、52”、54”、56”、58”鸣叫，鸣叫声频可为lKHz；（2）到达59’60”时为最后一声整点报时，整点报时是频率可定为500Hz。

2.设计思路。本设计中采用“自顶向下”的层次化、模块化的设计思路，将系统分为cdu24、cdu60、cdu60s、control等四个模块，再将其在顶层连结起来，完成系统功能。

下面介绍各个模块所完成的功能。cdu24在clk1的激励下有24进制计数功能，sa=1时在clk2的激励下快速24进制计数，能完成校时功能。cdu60在clk1的激励下有60进制计数功能，ss=1时在clk2的激励下快速60进制计数，但无进位，完成校分功能。cdu60s在clk1的激励下有60进制计数功能，clr=1时秒清零即可。Control主要完成报警功能。

3.功能仿真。运行ispLEVER软件，建立一个新工程，然后在该工程下新建schematic文件，输入原理图以clk.sch文件保存，设为顶层，进行编译，对照设计要求查看仿真结果。电路仿真结果正确后，其硬件的实现是Lattice公司的CPLD芯片ispLSI1032E-70LJ-84下载实验板。设置芯片属性及引脚分配，执行编译综合后产生下载文件，将其在线下载到下载板，经过硬件验证完全符合设计要求。

在上面的例子中，若采用传统的74系列中小规模集成器件来实现，电路结构复杂很多，难以调试，几乎是“纸上谈兵”的设计，设计过程枯燥乏味。基于EDA的数字电路设计采用“自顶向下”的设计方法，具有便于层次式、结构化的设计思想，设计周期短，可以对每一层进行仿真验证，设计电路错误可以在早期发现，提高了设计的正确性，逻辑综合之前的设计工作与具体的实现工艺器件等无关。因此，设计的可移植性好。为了提高数字电路教学的质量，培养能适应电子技术发展趋势的创新人才，将EDA技术引入数字电路课程设计中，不仅可以很好地锻炼学生的综合设计开发能力和动手能力，激发他们的学习兴趣，还可以大大节约数字电路课程设计实验的成本，提高设计效率。

参考文献：

[1]林敏，方颖立.VHDL数字系统设计与高层次综合[M].北京：电子工业出版社，2002.

[2]黄招娣，黄德昌.数字逻辑设计与EDA仿真实验教学的实践与探索[J].华东交通大学学报，2007，24（12）.

篇6

关键词： 数字电路 首堂课 教学方案

近年来，为适应新的发展，教育领域提出了各种形式的教学改革，有固定套路，也鼓励不拘于格，无论哪种方式，都必须建立有效的课堂。否则，再好的课程，也不能落实到学生头上，一切的教学质量也都是空谈。学生接受知识普遍习惯于一个完整的方式，据此，考虑通过典型生活实例子的引入，让学生刚开始接触《数字电路》课程，就对简单数字电路框架有初步认识，以利于进一步学习。

1.课题引入

例：设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。

2.教师启发引导

A、B、C：合格―3V―1， F ：合格―3V―灯亮―1

不合格―0V―0， 不合格―0V―灯灭―0

图1

3.传感器认识

上述问题图1中，开关电源为传感器部分。

传感器是一种检测装置，能将感受到的信息，按一定规律变换成为电信号或其他所需形式的信息输出，以满足信息的传输、处理、存储、显示、记录和控制等要求。当今进入信息时代，在利用信息的过程中，传感器是获取自然和生产领域中信息的主要途径与手段。传感器的特点包括：微型化、数字化、智能化、多功能化、系统化、网络化。它是实现自动检测和自动控制的首要环节。

此处，要向学生强调：任何非电量，都必须通过传感器转化成电量，然后才能用电路进行处理。传感器是个统称，它的类型很多。

4.表决电路研究

表决电路特点：表决速度快，有了它，如在“星光大道”等电视节目中，观众具有参与性。设裁判分别为变量A、B和C，表示成功与否的灯为F。表决电路既然是电路，那它就只认电压，如图1，图中开关按钮就

是传感器，把非电量：裁判的合格与不合格判定转化为电路认识的电量；表决电路既然是电路，电路输出也是电量，驱动灯泡发光。

4.1列真值表

表决电路输入通过开关按钮取3V或0V，分别代表裁判合格、不合格；当然表决电路的实际输出，也只能是电位了：高和低，我们亦可设为3V或0V，如图1，3V时灯亮，0V时不亮，分别代表总的裁定：合格与不合格。现在的问题，就是找表决电路了。怎样找出表决电路呢？方法：引入数学（在这里它是找表决电路的方法，我们称之为数学工具）。由于引入了变量A、B和C及F（在电路中它们分别取3V或0V），为了理论分析方便，3V用1表示，0V用0表示，问题1：我们很容易列出下表，称为真值表。真值表1：对于表决电路输入量A、B和C，分别代表三个裁判员，①当运动员杠铃完全举起，动作完美，他们都会认为合格。②当运动员杠铃完全没举起，他们都会认为不合格。③当运动员杠铃似举非举，动作不完美，可能有的认为合格，有的认为不合格。合格取1，不合格取0，考虑所有情况，三个裁判共有八种组合的裁决，对于问题1，表决电路输出量F，所有裁判员认为合格取1，否则取0。接下来，仔细观察真值表1，我们可以找到F和A、B、C的关系，即F是A、B、C函数，亦即可以写出表达示：F=f（ABC），但有条件，条件就是我们规定的与、或、非基本逻辑关系。（这里变量F和A、B、C取1、0就是为了引入函数，分析方便。）

真值表1

4.2与、或、非三种基本关系真值表及函数式的创建

4.2.1与基本关系真值表及函数式的创建

真值表2 已知真值表2 规定：F=A・B――称为与逻辑的逻辑函数式

条件：真值表中四种情况都满足

0=0・0 即：0・0=0

0=0・1 即：0・1=0

0=1・0 即：1・0=0

1=1・1 即：1・1=1

引入逻辑与运算概念及规则

4.2.2或基本关系真值表及函数式的创建

真值表3 已知真值表3 规定：F=A+B――称为或逻辑的逻辑函数式

条件：真值表中四种情况都满足

0=0+0 即：0+0 = 0

1=0+1 即：0+1 = 1

1=1+0 即：1+0 = 1

1=1+1 即：1+1 = 1

引入逻辑或运算概念及规则

4.2.3非基本关系真值表及函数式的创建

真值表4 已知真值表4 规定：F

引入逻辑非运算概念及规则

以上人为定义后，真值表跟表达式等效，它们是反映同一问题的两种形式，实质一样，表现方式不一样而已。这是英国数学家布尔发明的，就此引入数学，称布尔代数。

4.3写出表达式

在逻辑代数中，任何一种逻辑关系（特点是所有变量只有两种取值）都可以由与、或、非三种关系复合出来。只要写出真值表就可写出函数的与、或、非表达式，这样，上述举重裁决器可写出（具体写法后述课程中介绍）：

上述函数表达式由与、或、非三种基本关系复合而成，也就是我们把问题数学化了，对于实际情况，同一功能电路力求最简，有了表达式，可方便化简，这就是数学的魅力，即：数学是一种工具，解决问题的办法、桥梁。得到最简表达式，就可画出电路图了（具体作图方法后述课程中介绍），完成电路设计。

5.结论

本次研究重点，以简单生活实例，力求使学生对数字电路基本构成框架有所认识，明白各物理量的相互转换，建立起解决实际问题的思想方法，真正领悟数学是解决实际问题的工具，为更好地学习后续课程打下基础。以上只是自己多年教学的探索和感悟，希望与广大同行一起探讨，以期取得更好的教学效果。

参考文献：

[1]丁德渝.电子技术基础[M].北京：中国电力出版社，2011.

[2]童钰.公用技术组合逻辑电路设计方法的初步探讨[J].湖北师范学院学报（自然科学版），2005，25（1）.

篇7

关键词：边界扫描；MERGE；数字电路；故障诊断；自动测试系统；

引言

雷达，作为一种重要的军事武器装备，在军事上将其形象的比喻成作战指挥员的“眼睛”，在维护国家安全及中发挥着举足轻重的作用。但随着数字电路设计及制造技术的发展，特别是CAD设计软件的进步及完善，单一的测试方法如ICT(In－Circuit Test)测试、功能测试等已无法满足新型雷达数字电路测试及故障诊断的要求，边界扫描测试将成为今后雷达装备数字电路故障诊断发展的主流技术。

基于对ICT测试、功能测试局限性的深入探讨，以及对边界扫描测试技术的研究与实践，本文提出了“MERGE(组合)”边界扫描测试模型的建立方法，并基于此方法，构建了数字电路便携式自动测试系统，实现了对新型雷达数字电路的高速、准确的测试。系统具有硬件设备小巧、便携，性能稳定、可靠，故障隔离率高等优点，适合于战地级实时维修保障，是大型在线测试、功能测试平台的有效补充，较好的解决了测试设备受制于人及战时应急抢修等问题。

自动测试系统实现

“MERGE(组合)”测试模型的建立

IEEE 1149.1标准明确的规范了边界扫描构建原理及相应的测试方法。在故障诊断过程中，可利用VLSI芯片自带的边界扫描结构及相关测试指令，有效的实现对VLSI芯片引脚固定型、开路、桥接等故障类型的检测。但待测试的数字电路模块通常包括边界扫描器件和非边界扫描器件，本文提出的MERGE测试模型可通过已有的边界扫描结构实现对非边界扫描芯片的测试，能够拓展边界扫描的测试范围，提高TPS的故障覆盖率。

基于边界扫描测试技术的基本原理，构建测试系统过程中创造性的提出了“MERGE”结构测试模型，基本思想如图1所不。其中，B部分为待测数字电路BUT(Board Under Test)，A部分为独立于BUT外的边界扫描扩展卡，该扩展卡可看作是一块符合IEEE 1149.1边界扫描设计规范的数字电路。首先，集中将一个完整的数字电路BUT分为如下几个部分：非边界扫描芯片簇(U1)，边界扫描芯片簇(U2)，混合芯片簇(U3)。在这里“簇”的概念即将多个器件统称为一个“簇”，簇的范围可以根据具体电路规模来进行划分，可以小到单独的一个IC或UUT(Unit UnderTest)，也可大到一个完整的BUT。

(1)MERGE非边界扫描芯片簇(U1)：非边界扫描芯片是整个BUT网络中一个有序的子集，是具有特定功能的电路。在MERGE理念中，通过对非边界扫描芯片簇建立单独的功能模型，将其作为边界扫描芯片间的一个中间级信号传输模型，MERGE到边界扫描链路，结合EXTEST边界扫描指令，通过Capture IR―Shift IRUpdate IRCapture DRshiftDRUpdate DR等相应操作，达到通过边界扫描链路实现对非边界扫描簇测试的目的。

(2)MERGE混合芯片簇(U3)：混合芯片簇指既含有非边界扫描芯片，又含有边界扫描芯片的混合电路(还可以含有一些中间级的模拟电路)。MERGE的思路与(1)类似，模型的验证可通过将一组确定的测试矢量集APPLY至MI(Model Input)，经过确定的时间延迟，通过在MO(Model Output)将采集到的响应信号与寄存器中存贮的期望值相比较的方法实现测试。

(3)MERGE BSEC(边界扫描扩展卡)，通过BSEC实现对BUT边缘电路中非边界扫描芯片簇或不含边界扫描芯片的BUT进行边界扫描测试。测试时，将待测BUT作为非边界扫描簇或混合边界扫描簇，而将BSEC当作边界扫描芯片簇，通过MERGE方法，将BUT、接口电路、边界扫描扩展卡电路虚拟成为一个含边界扫描芯片的BUT，具体实现与(1)、(2)类似。

测试系统硬件设计

为了减轻系统整机的重量，便于运输及携带，本测试系统前端设备采用笔记本计算机作为主体来完成系统功能的实现和人机界面的交互，同时内配GPIB-USB模块、JTAG-Control-PCI-USB控制器，分别控制可编程电源(Agilent 6600)及BS InterfacePod模块。整个硬件设计的核心为BSEC、JTAG-Control-PCI-USB控制器及BSInterface Pod模块。其系统硬件框图如图2所示。

边界扫描扩展卡

MERGE边界扫描扩展卡采用符合IEEE1149.1边界扫描标准的可测试性设计方案，应用5片XILINX公司的XC95144芯片构建完整的从TDI至TDO的边界扫描链路，其中扫描链路的上游电路及下游电路采用74ACQ244对信号进行缓冲及整形，以增强上游电路的扇出能力，同时整板的边缘连接器采用了牢固可靠、抗腐蚀的欧式Eurocard结构形式的连接器，保证测试信号稳定、可靠。原理图如图3所示。

JTAG-Control-PCI-USB控制器

JTAG-Control-PCI-USB控制器是测试系统笔记本记算机与被测试单元(BUT)进行信号控制的主要部件，实现工控机并行控制指令和数据向符合边界扫描测试协议的串行指令和数据的转换。电路采用DSP+CPLD的电路设计模式，DSP芯片采用TI公司的TMS320LF2407A，运行速度可高达40MIPS、具有至少544字的在片双访问存储器DARAM、2K大小的在片单访问存储器SARAM，32K的片内程序存储器FLASH，CPLD选用ALTERA公司的MAX7000S系列的EPM71285，其集成度为600～5000可用门、有32～256个宏单元和36～155个用户自定义I／O引脚、其3.3V的I／O电平与DSP芯片端口电平兼容、并可通过符合工业标准的I／O引脚JTAG接口实现在线编程及调试。JTAG-Control-PCI-USB控制器是PCI／IEEE 1149.1标准的主控单元，当与BSInterface Pod结合使用时，控制IEEE1149.1标准自适应测试总线及与之相适应的离散信号。同时，该控制器还可控制施加到测试总线上负责JTAG-Control-PCI-USB控

制器与BS Interface Pod进行通讯的低电压差分信号(基于TIA／EIA-644及IEEE1596.3标准)。

BS Interface Pod模块

BS Interface Pod模块，作为测试输入／输出信号传输的中间级模块，主要实现JTAG-Control-PCI-USB控制器与BUT之间测试通道的扩展和信号的同步与缓存。FPGA(Altera公司，EP20K160EBC365-1)是本电路设计的核心，其功能是将前级JTAG-Control-PCI-USB控制器发出的不同的控制信号转换成UUT测试终端能够识别的TAP控制信号，保证TDI、TCK、TMS、TRST准确施加到UUT的测试端，同时将采集到的TDO信号返回给测试前端控制模块。74LVC125(Buffer)则用来完成信号暂存，输出级的74LVC125还可增强信号的扇出能力。整个BS Interface Pod模块采用抗EMI(电磁干扰)屏蔽封装，前面板预留4个20Pin的JTAG控制端口，另外设计了一个电源指示灯，用于上电确认。

测试系统软件设计

系统软件在Windows XP环境下采用Visual C++6.0及National Instruments公司的LabWindows 6.0集成开发环境完成。Visual C++6.0能够提供丰富的Windows程序开发功能，灵活性强、编程效率高；LabWindows 6.0提供了多种接口协议、丰富的控件及仪器驱动程序，其支持虚拟仪器技术的特性是其它开发环境无法比拟的，同时它提供了丰富的软件包接口，为软件开发提供了极大的方便。

软件设计采取了软件模块化及自顶向下的设计原则，首先根据MERGE原则划分电路模块，将测试程序分割成不同的测试模块，其次采用宏的方式构建标准的测试模块并优化模块接口，然后将其它待测模块与该模块接口进行有效链接，再分别进行编译及调试，最后一起进行合并构建完整的测试体。在开发过程中，将该软件分为若干模块不但减少了软件的工作量，而且对于函数的公共部分进行了类的封装，提高了模块的复用性，同时提高了软件本身的可测试性。系统软件流程如图4所示。

测试优化

为减少ATE在故障诊断中误判的概率，系统采用加权伪随机向量关系生成、插入间隔刷新测试矢量优化测试矢量和测试过程。

(1)加权伪随机测试矢量生成：加权伪随机测试矢量生成能够利用较短的测试码长度(即较短的测试时间)达到较高的测试故障覆盖率。为了缩短测试码并改进故障覆盖率，这种测试矢量生成方式可以调节在输入端产生0或1的概率，有效检测到难检测的故障。在伪随机测试码中，每个输入端产生0或1的概率为50％。

(2)插入式间隔刷新：由于数据线具有一定的电平保持特性，因此对于一组数据总线I／O而言，在BS-Cell处于读状态时(如处于Update状态)，Cell单元的Output Enable Control Cell处于有效状态，测试矢量通过BS-Cell施加至I／O数据总线，如果下一个时钟节拍，BS-Cell处于写状态(如处于Capture状态)，由于数据线的电平保持特性，则有可能在此时间，BS-Cell所Capture回读的数据为上一个时钟节拍的Update数据，造成测试不稳定。解决的办法是在每一次读状态结束后，系统根据读状态的间隔时间，随机产生一组与上一组测试矢量不同的数据，命名为*data，对I／O总线进行间隔刷新。

实验结果及分析

现以某新型雷达点迹处理数字电路为例进行系统功能验证。整个电路采用DSP+FPGA的设计架构，其主要芯片包括：5片DSP(ADSP21060)、2片FPGA(AtleraFlex EPF10K系列)、8片双口RAM(QFP封装)，其他E2PROM、HC244(SOP封装)、HC245(SOP封装)等。电路设计复杂，芯片多，PCB布局布线密度大，采用ICT、功能测试TPS开发难度大。

利用本边界扫描自动测试系统，结合MERGE方法，对上述电路板进行TPS开发实验及故障诊断，测试结果如图5所示。

插入模拟故障(U8-6 stuck to O)，重新仿真：扫描链测试PASSB-Scan器件簇测试PASSNB-Scan器件簇测试Failed(Report：Pin(s)：U3-25，R26-2，U8-6，R26-1 possible stuck at low，the BSnodes is U31-21(R／W))。

上述仿真结果表明，融合MERGE方法所构建的基于边界扫描的板级自动测试系统，自动化程度高，故障隔离准确有效。

篇8

【关键词】 EDA 数字电路 电路仿真

数字电路主要有组合逻辑电路和时序逻辑电路两部分组成，交通灯控制器的设计既可以涉及到这两部分的基本原理的运用，又可以锻炼学生对数电综合电路的设计和分析能力，因此交通灯控制器的设计是数字电路一个很好的教学题材，在完成电路设计的同时配合电子设计自动化（EDA）教学，学生无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，EDA可以很好地、很方便地把刚刚学到的理论知识用计算机仿真真实的再现出来。并且可以用虚拟仪器技术创造出真正属于自己的仪表。极大地提高了学员的学习热情和积极性。真正的做到了变被动学习为主动学习。目前在各高校教学中普遍使用EDA仿真软件是Multisim10.1， 是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。

下面介绍以Muitisim10.1 为平台设计一个十字路通控制器系统的过程.

1 设计要求

设计一个十字路口的交通灯控制器，要求主干道和支干道交替运行，主干道每次通行时间都设为30秒；支干道每次通行时间都设为20秒；绿灯可以通行，红灯禁止通行；每次绿灯变红灯时，要求黄灯先亮5秒钟（此时另干道的红灯不变）；十字路口要有数字显示，作为等候的时间提示。要求主干道和支干道通行时间及黄灯亮的时间均以秒为单位做减法计数。黄灯亮时，原红灯按1Hz的频率闪烁。

2 交通控制器电路设计与仿真

2.1 状态控制器的设计

根据设计要求，主干道和支干道红、绿、黄灯正常工作时，只有四种可能：主干道车道绿灯亮，支干道车道红灯亮，用S0表示，绿灯亮足规定的时间间隔30秒时，控制器发出状态转换信号，转到下一工作状态；主干道车道黄灯亮，支干道车道红灯闪烁，用S1表示，黄灯亮规定的时间间隔5秒时，控制器发出状态转换信号，转到下一工作状态；主干道车道红灯亮，支干道车道绿灯亮，用S2表示，绿灯亮足规定的时间间隔20秒时，控制器发出状态转换信号，转到下一工作状态；主干道车道红灯闪烁，支干道车道黄灯亮，用S3表示，黄灯亮足规定的时间间隔5秒是，控制器发出状态转换信号，系统又转换到最初种状态。可以用一个2位二进制计数器实现这四种状态：S0=00，S1=01，S2=10，S3=11，本设计用74ls190连接成二进制加法计数器，电路图如图1所示：

2.2 状态译码器的设计

状态控制器已经产生了四种状态，用Q2，Q1两位二进制数组合来表示S0到S3四种状态，状态译码器要求利用Q2，Q1分别控制主、支干道上红、绿、黄信号灯的状态，红、绿、黄信号灯状态与控制器的输出Q2，Q1关心可用表1（1不是灯亮，0表示灯灭）来表示。由信号真值表可以设计出状态译码器电路，如图2所示：

74LS245为8个双向3态缓冲电路。主要使用在数据的双向缓冲，～G=0，DIR=0，B->A；～G=0， DIR=1， A->B；～G=1， DIR为0或者1，输入和输出均为高阻态；高阻态的含意就是相当于没有这个芯片。在本电路中是实现红灯的闪烁，无论是主干道还是支干道，Q1为1，可以利用Q1来控制～G，当Q1为1，～ Q1为0，～G为0，秒信号就可以输入电路，实现红灯的闪烁。

2.3 倒计时电路的设计

根据设计要求，该系统共有四种状态（S0-S3），在每种状态都要求能够自动调入不同定时时间的定时器，完成30S、20S、5S的倒计时显示。该定时器由两片74LS190构成减法计算器实现，初始值可通过三片74LS245完成预置数，显示电路用自带译码功能的两个数码管实现两位十进制数的显示。设计的定时倒计时电路如图3所示：

2.4 仿真结果

将上述各单元电路组合起来，可以得到交通控制灯的整体电路，点击Multisim 10.1 软件的“Simulate/ Run”按钮，便可以进行交通灯控制器的仿真。电路的倒计时显示首先为30 s，此时主干道绿灯亮，支干道红灯亮，进入状态S0，倒计时为0后，主干道黄灯亮，支干道红灯闪烁，闪烁的频率为1HZ，进入状态S1，倒计时从5开始计时，倒计时为0后，主干道红灯亮，支干道绿灯亮，进入状态S2，倒计时从20开始计时，倒计时为0后，主干道红灯闪烁，闪烁的频率为1HZ，支干道黄灯亮，进入状态S3，倒计时从5开始计时，倒计时为0后，又回到S0状态，如此循环下去。

3 结语

该设计通过把数字电路的分析与设计与EDA相互结合，完成交通灯控制器各个单元电路和整体电路的设计和仿真，很好的解决目前高校教育中理论教学与实际动手实验相脱节，试验室条件不足等问题。电路设计仿真成功后再构建实际电路，既可以降低成本，又大大提高了教学和专业设计的效率，对老师教学也是一个很好的提高和促进。

参考文献

[1]孙晓艳，黄萍.基于Multisim 的电子电路课堂教学[J].微电子技术，2006（24）.

[2]周凯，郝文化.EWB 虚拟电子实验室——Multisim7 &Ultiboard7 电子电路设计与应用[M].北京： 电子工业出版社，2006.

[3]张艳春.数字电子系统的EDA 设计方法研究[J].现代电子技术，2009（17）.

[4]郑步生，吴渭.Multisim 2001 电路设计及仿真入门与应用[M].北京：电子工业出版社，2002.

篇9

关键词：Multism；仿真；数字电路；课程设计

中图分类号：TP311.52 文献标识码：A 文章编号：1007-9599 (2011) 23-0000-01

Implementation of Multism-based Digital Alarm in Digital Circuits Curriculum Design

Li Yan1,Zhang Yiyang2

(1. Information Engineering School of Jilin Business and Technology College,Changchun 130062,China;2.Armored Force Institute of Technology, Changchun 130031,China)

Abstract:In this paper,digital teaching specific content,for example,specify Multism simulation software in teaching digital circuit applications.

Keywords:Multism;Simulation;Digital circuit;Curriculum design

一、引言

数字电路课程设计作为一门理论与实践并重课程，重点培养学生在数字电子综合设计过程中，对实际问题进行分析和解决的能力，以提高学生在数字电子领域的知识、经验、方法等综合技能。由于条件限制，目前数字电路课程设计以理论分析为主，缺少相应实践环节。本文针对学校实验设备配置和学生实际情况，提出基于multisim虚拟课程设计教学方法，以进一步增强学自主性，充分激发和挖崛学生创新潜力。

二、Multism简介

Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有很广泛的仿真分析能力。适用于板级的模拟/数字电路板的设计工作。工程师们可以使用Multisim交互式地搭建电路原理图，并对电路进行仿真。Multisim提炼了SPICE仿真的复杂内容，这样工程师无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。通过Multisim和虚拟仪器技术，PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。

三、基于Multisim的计数报警器设计

（一）任务分析

1.总体方案确定。根据系统的逻辑关系将系统分解，画出系统的原理框图，确定框图间各种信号的逻辑关系与时序关系。

2.课题分析与研究。。了解以上设计要求后，确定设计系统的全部功能，要求及计数指标，熟悉控制对象和处理信号的各种参数，特点和关系。

3.单元电路绘制与仿真。选择合适的数字电路器件，用Multism仿真，并绘制各单元的逻辑电路图。

4.分析电路。充分分析单元电路，尤其对控制信号要从逻辑关系，正反极性，时序几个方面进行深入考虑，确保不发生冲突，在深入分析的基础上通过对原设计电路的不断修改，最后获得最佳的设计方案。

（二）方案论证

1.555定时器的连接。555定时器是一种功能强大的模拟数字混合集成电路，有二个比较器A1和A2，有一个RS触发器，R和S高电平有效。三极管VT1对清零起跟随作用，起缓冲作用。三极管VT2是放电管，将对外电路的元件提供放电通路。比较器的输入端有一个由三个5kW电阻组成的分压器，由此可以获得和两个分压值，一般称为阈值。555定时器的1脚是接地端GND，2脚是低触发端TL，3脚是输出端OUT，4脚是清除端Rd，5脚是电压控制端CV，6脚是高触发端TH，7脚是放电端DIS，8脚是电源端VCC。555定时器的输出端电流可以达到200mA，因此可以直接驱动与这个电流数值相当的负载，如扬声器、发光二极管等。

2.发光二极管的连接。LED产品的种类繁多，有共阴极电路，还有共阳极电路。本次设计采用共阳极电路。

3.74ls192和74ls247。74ls192异步十进制计数器这个计数器是十进制的，在设计时电路比较简单，我们在学习进制设计时已经使用过，基本了解它的各项功能。对于六进制的设计不是很大的问题，同时由于RST清零，L`D`的保持功能可以很方便的实现清零开始，暂停继续这两个功能。因此我选用这种方案。

四、具体方案实施

1.利用数字电子技术基础知识设计一个计数报警器，该计数报警器的设计采用的元件主要有译码器74LS247、十进制计数器74LS192、555组成的单稳态触发器。该计数报警器计数最大值是99，当计数溢出时放出声光报警，报警时间为10秒，计数脉冲由按钮和555组成的单稳态触发器产生。数字电路系统一般包括输入电路、控制电路、输出电路、时钟电路和电源等。输入电路主要作用是将被控信号转换成数字信号，其形式包括各种输入接口电路。比如数字频率计中，通过输入电路对微弱信号进行放大、整形，得到数字电路可以处理的数字信号。模拟信号则需要通过模数转换电路转换成数字信号再进行处理。在设计输入电路时，必须首先了解输入信号的性质，接口的条件，以设计合适的输入接口电路。

2.选择74ls192两片、74ls247两片、74ls04一片、数码管两枚、电阻若干、电容若干、开关一个。首先根据74ls192的功能表的功能，将两片74ls192连成十进制计数器，是输出的数字为从1到99，然后清零。用相应电阻和电容以及555组成单谐振荡器，和74ls192相连，根据74ls247的功能，分别将两片74ls247连接到两片74ls192的相应端，然后将共阳极数码管两枚分别于两片74ls247相连，中间加100欧电阻，先在草稿纸上绘制实现功能的草图，经过反复的修改论证，以期达到最理想的状态。然后用multism软件根据原先绘制的电路图绘制各单元的相应逻辑电路图，进行仿真。

3.用multism软件根据原先绘制的电路图绘制各单元的相应逻辑电路图后，进行仿真，期间可能会出现不能正常实现原先所设定的功能，但经过思考与修改，设计出能正常实现所要求的功能的电路图，用multism进行仿真，得出所要的结果。在各单元电路设计的基础上，用multism软件把各单元电路连接起来，绘制出符合软件要求的系统整体逻辑电路图。系统整体电路设计完成后，对系统整体进行仿真，验证设计的正确性。

五、结论

针对学校实验设备配置和学生实际情况，并通过基于multisim虚拟课程设计教学方法，使学生对数电这门课有了更深的了解，锻炼了学生的动手操作能力，以及把所学知识运用到实际的生活当中去的能力，并进一步增强学自主性，充分激发和挖崛学生创新潜力。

参考文献：

篇10

Abstract： The introduction of the new course is an art of teaching， the successful introduction of new course can quickly attract the attention of students， and it is a successful half of the class. According to the characteristics of the course of "digital circuit and logic design"， which is rich in content， theoretical abstraction， large span and strong practicality， this paper puts forward several specific new course introduction methods and applies them to the teaching process. Practice had proved that dull knowledge became lively and cheerful with these methods，and students took part in all discuss in classroom actively to improve the teaching and then successfully fulfill it.

P键词：新课导入；数字电路与逻辑设计；教学

Key words： the introduction of the new course；digital circuit and logic design；the teaching

中图分类号：G642.3 文献标识码：A 文章编号：1006-4311（2017）11-0181-02

0 引言

《数字电路与逻辑设计》课程是测控技术与仪器、电子信息工程、电气工程及自动化、计算机等专业的一门专业基础课程。该课程详细介绍了数字逻辑的基础内容、逻辑门电路、组合逻辑电路、锁存器和触发器、时序逻辑电路、脉冲波形的变换与产生、数模与模数转换、存储器和可编程逻辑器件[1]。该课程结合集成芯片，进行系统而广泛的描述，旨在培养学生了解和掌握典型数字集成电路的基本知识、使用方法和设计要点的基本技能。

该课程是许多专业的学生接触的第一门与实际电子、电器紧密相关的一门课程，更是学生学习今后专业课的基础。如何引导学生尽快入门，并且学好该课程，是教师需要认真考虑的一个重要问题。本文重点从新课导入方法来阐明如何学好该课程，因为良好的开端是成功的一半。新课导入引人入胜，可以产生凝聚效应，即凝聚学生的注意力、思想、情感，进而对该课程产生学习兴趣。本人根据教学经验的积累，将多种实用的导入方法总结归纳，根据知识点的特点，采用不同的新课导入方式，以期达到最有效的教学效果。

1 新课导入方法

1.1 史料法导入

《数字电路与逻辑设计》课程比较枯燥，教师如果适时、合理地将与该课程有关的历史人物或事件引入该课程，必将为枯燥的课程带来几分生动，同时激发学生的求知欲。如讲授数字电路与数字信号基础知识的时候，首先介绍电子技术的发展历程，从1906年福雷斯特等发明电子管，到1948年肖克利等发明晶体管。从60年代初出现的只有4个逻辑门的小规模集成电路，到目前使用的超大规模集成电路。每当电子器件有一次变革，电子技术就有一次突破性进展。每当电子器件发生变革的时候都伴随着与历史人物有关的有趣的小故事。通过历史人物的故事，加深学生对电子器件的认识。这样，很容易激发学生的学习兴趣，促使他们认真地去学习各种电子器件，并且深深体会每种器件所代表的时代特征，为后续知识的学习奠定基础。

1.2 温故导入

温故而知新是一种由已知向未知的导入方法，传统、简单、有效。通常以旧知识为铺垫，采用提问的方式复习已学知识，找出已学知识与新知识相联系的纽带，自然地过渡到对新知识的学习。这样既可以巩固所学知识，又可以帮助学生全面认识事物，提升学生的分析能力以及对知识的融汇贯通能力。比如讲授二进制数的算数运算时，先在黑板上给出一个十进制数，让学生转换成相应的二进制数、八进制数和十六进制数，这样不但复习了不同的数制，而且可以顺利引入二进制数的算数运算。因为加强了学生对十进制数到二进制数之间的转换之后，再来学进制数的运算就会事半功倍。

1.3 实例导入

实例导入即通过举例子或者练习题来回忆旧知识，并且很自然地过渡到新知识。比如，在最小项和卡诺图讲解结束，将要讲逻辑函数的卡诺图化简时。首先，给出一个逻辑函数表达式，接着提问学生“该表达式是不是最小项表达式？如果不是则写出其最小项表达式的形式和最小项编号的形式”；然后，根据学生已经写好的最小项表达式填写卡诺图，这样就通过一个例子将最小项和卡诺图的相关知识回忆和应用了一遍；最后，针对题目所给的逻辑函数表达式提问学生“该表达式是不是最简的形式呢？若不是该如何化简？”这时学生很自然地会用代数化简法进行化简，化简完成之后告诉学生代数化简法的缺点并引出卡诺图化简法。即代数化简法要求熟练掌握逻辑代数的基本定律，而且需要一些技巧，特别是经代数法化简后得到的逻辑表达式是否是最简式较难掌握，这就给使用代数化简法带来一定的困难，使用卡诺图化简法可以比较简单而直观地得到最简逻辑表达式。那么，这个时候学生自然会被卡诺图化简法所吸引，顺理成章进入新课程。

再比如，当讲解到编码器时，在讲解之前先举一个大家很熟悉的例子，即每个学生都有一个学号，名字可以重名，但是学号是唯一的，这就是用十进制数将学生进行了编码。紧接着提出“在数字电路里面，什么是编码呢？”带着该问题引入到新课的学习中。

以实例为桥梁导入新课的方法有很多种方式，都是通过举例吸引学生注意力，并且强化学生对理论知识的运用，使师生之间更容易产生互动。

1.4 对比导入

所谓对比导入就是根据新旧知识的关联点、异同点，采用正反对比的方式导入新课。《数字电路与逻辑设计》课程中功能相反、思路相反的例子很多。组合逻辑电路的分析与设计、时序逻辑电路的分析与设计、编码器与译码器等等。在讲授这些内容时，应用对比法导人可以使学生加深对所学知识的理解与掌握。

比如，组合逻辑电路的分析讲解结束，将要讲组合逻辑电路的设计时。首先，回顾组合逻辑电路的分析，即已知条件是逻辑电路，待求条件是逻辑功能；然后，紧跟着提问学生“如果反过来，即已知条件是逻辑功能，待求条件是逻辑电路，又该如何解决呢？”由此过渡到新课，即组合逻辑电路的设计。同样，同步时序逻辑电路的分析讲解结束之后，依然采用对比导入方式引出并讲解同步时序逻辑电路的设计。

又比如，在讲授译码器时，通过回顾编码器的工作过程对比引入译码器的工作过程。即先列出三位二进制编码器的编码表，然后说明译码器和编码器的工作过程相反，编码器是将某种信号或十进制数码（输入）编成二进制代码（输出），译码器则是将二进制码（输入）按其编码时的原意译成对应的信号或十进制数码（输出），从而很容易列出三位二进制译码器的状态表。这样，通过对比的方式回顾并学习了编码器的知识和译码器的状态表之后，再介绍译码器的其余知识就会很容易，学生也会很好地区别和理解编码器及译码器。同样，数据分配器和数据选择器、数～模转换器和模～数转换器、锁存器和触发器等很多内容的讲解都可以采用对比的方式。

1.5 实物导入

《数字电路与逻辑设计》课程是一门应用性、实用性都很强的课程，如果教师能恰当地选择一些与讲课内容密切相关又符合学生认知能力的电子小产品来导入新课，也不失为一种引发学生兴趣，培养解决实际问题的好方法。在讲组合逻辑电路设计时，笔者以“设计好的一个切实可行的表决器”为例导入新课，告诉学生们学完今天的内容，你就会做表决器，甚至更复杂的电子产品。这样理论和实际一下子联系起来了，学生们也一下子来了精神。此时，教师适时提问“实际中的表决器有什么特点？它属于什么电路？怎样实现呢？”这样因势利导地切入正题引入这节课要讲的内容。教师要善于引用学生熟悉的现象、事例来导入新课，使学生有一种亲切感和实用感，从而激发学生兴趣，让学生真正感受到学习了此课程我就可以做什么。

再比如，在讲授典型的时序逻辑电路的时候，将已经设计好的计数器带入教室，让学生们先了解一下其功能，以及现实生活中经常用到计数器的地方，加强理论与实际的联系；然后通过提问学生“计数器的电路是如何来设计的？怎样实现呢？”这样不仅可以有效地吸引学生注意力，而且很自然地过渡到新知识的讲解。需要实物导入的地方很多，再比如单稳态触发器、施密特触发器、多谐振荡器等的讲解都可以采用实物导入的方式，通过实物加深学生对理论知识的理解与巩固，提升学生的感性认识，从而使枯燥的课堂变得活跃、充满学习热情。

2 结束语

新课导入是课堂教学中一个必不可少的环节，是教师引导学生参与学习的过程和手段，也是教师必备的一项基本的教学技能，有效的课堂导入可以充分体现学生的主体地位和教师的主导作用。通过上述方法的实践证明：一些成功的、高效的新课导入可以开启学生的思维，提高教W质量，为学生后续专业课的学习奠定良好的基础。

参考文献：

[1]白彦霞，张秋菊.数字电子技术基础[M].北京：北京邮电大学出版社，2009.