电路板设计范文
时间：2023-03-26 01:10:33
导语：如何才能写好一篇电路板设计，这就需要搜集整理更多的资料和文献，欢迎阅读由公务员之家整理的十篇范文，供你借鉴。
篇1
【关键词】PCB设计；噪声；抑制。
中图分类号：S611文献标识码： A
0.引言
PCB设计及制作技术的发展直接带动着大规模集成电路产业的发展，而集成电路在各行业领域的应用也日趋宽泛，因此PCB设计中的噪声抑制问题也变得越来越重要，特别是在军工、航空航天等对产品要求极为严苛的领域，PCB板上的噪声问题如果没有得到妥善解决可能会带来严重的后果。
1.PCB中的热干扰及抑制
元器件在工作时都有一定程度的发热，尤其是有大电流流过的功率器件，所发出的热量会对周边温度敏感器件造成很大干扰，若干扰不能得到有效的抑制和消除，就会对整个电路的电学特性造成影响，甚至会造成短路的后果。
1.1 发热器件及温度敏感器件的放置
发热较大的器件不能贴板放置，贴板会导致整个电路板温度过高，可以将发热量较大的器件单独设计成一个功能模块，放在系统边缘远离敏感器件并且散热较好的区域。大功率器件应尽量靠近系统边缘，且在分层布置时将发热器件布置在整板上方，使其产生的热对电路板的影响降到最小；对于温度敏感器件，则要放置在温度最低的区域，并且远离大功率器件，保证其工作环境基本稳定。
1.2器件的排列与空气对流散热
一般情况下，设备内部均以空气对流进行散热，元器件应以利于空气对流的纵式排列；而且，为减小功率器件对整个系统的温度影响，可以辅以相应的散热器件引导热对流，加速热量的扩散。
2.PCB设计中的共阻抗干扰及抑制
共阻干扰是由PCB上大量的地线造成的，当两个或两个以上回路共用一段地线时，不同回路电流在共用地线上产生一定压降，此压降经放大就会影响电路特性，特别是在电流频率很高时，会产生很大的感抗而使电路受到干扰，可以采取以下措施对这种干扰加以抑制。
2.1 单点接地和就近多点接地。
在信号频率小于1MHz的低频电路中，布线和器件间的电感影响较小，而接地电路形成的环流干扰较大，同级电路的接地点尽量集中。为防磁场干扰，通常设置大量的地线分布在电路板的边缘，对于信号频率大于10MHz的高频电路，各级电路就近接地防止地线太长。
2.2大面积接地
在高频电路中将PCB电路板上所有不用的面积均布设成地线（整体覆铜），以减少地线中的感抗，从而削弱地线上产生的高频信号并对电场干扰起到屏蔽作用。另外，如果地线过细，会使接地电位随电流的变化而变化，造成电子设备的定时信号不稳，抗噪声性能降低，因此地线应适当加粗。
2.3模拟地和数字地隔离
数字信号需要稳定的参考，地线电平的波动可能会造成数字信号的错乱，而模拟地通常包含各种各样的噪声，因此数字地与模拟地应分别于电源的地线相连，或者通过磁珠或零欧姆电阻实现共地。
3.电磁干扰及抑制
电磁干扰是由于电磁效应产生的干扰，由于PCB上的元器件及布线越来越密集，如果设计不当就会产生电磁干扰。而对于有电源布线、信号布线产生的电磁干扰，可以分别采取不同的措施加以抑制。
3.1 电源布线引起的电磁干扰
由于整个系统的电流都要最终汇集到电源线和地线上，电源和地的布线要尽量宽，以减小流过电流带来的压降；还可以在电源输入端并联较大的和较小的滤波电容，起到旁路滤波的作用，使电源保持平稳；另外，地线要靠近供电电源母线和信号线，因为电流在导线上传输会产生回路电感，地线靠近，回路所围的面积减小，电感量减小，回路阻抗减小，从而减小电磁干扰耦合。
3.2信号线布线引起的电磁干扰
为减小信号线之间的干扰，不同功能单元电路（数字电路和模拟电路、高频电路和低频电路）分开设置，布线图形应易于信号流通（拐角使用圆弧或者不小于90°角的折线）且信号流向尽可能保持一致；另外应合理利用屏蔽和滤波技术，注意强电和弱电之间的隔离，防止串扰；在器件的选用上也要合理，保证器件的工作频率符合需求，不要使用频率冗余较大的器件；在器件的位置安排上，容易受到电磁干扰的元器件之间要有一定的距离（通常不小于信号波长的四分之一），高频器件周围应布置栅格状大面积覆铜，屏蔽电磁辐射；输入器件与输出器件应尽量远离，并且做到安全接地。
4 结语
一般而言，使用以上的基本抗干扰措施，可消除印制板90%左右的常见干扰。由于硬件的可靠性是设备的复杂性函数，要消除一些特殊的、小概率的干扰，就要采用特殊的、更复杂的硬件抗干扰电路。但过多地采用硬件抗干扰措施，会明显提高产品的常规成本，且硬件数量的增加，还会产生新的干扰，导致系统的可靠性下降。所以应根据设计条件和目标要求，合理采用一些硬件抗干扰措施，提高系统的抗干扰能力。
篇2
1、印制电路板设计的布局原则：
设计印制电路板(PcB)首先要考虑其尺寸大小，PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。
1.1在确定特殊元件的位置时要遵守以下原则：
(1)尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近.输入和输出元件应尽量远离。
(2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。
(3)重量超过15g的元器件应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的帆箱底板上，且应考虑散热问题，热敏元件应远离发热元件。
(4)对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。
(5)应留出印制扳定位孔及固定支架所占用的位置。
1.2根据电路的功能单元.对电路的全部元器件进行布局时，要符合以TN则：
(1)元器件的布局首先要考虑的一个因素就是电性能，把连线美系密切的元器件尽量放在一起，尤其对一些高速线，布局时就要使它尽可能地短，功率信号和小信号器件要分开。按照电路的流程安排各个动能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。
(2)以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上.尽量减少和缩短各元器件之间的引线和连接。
(3)位于电路板边缘的元器件，离电路板边缘一般不小于2mm。电路板的最佳形状为矩形。长宽比为3：2或4：3。电路板面尺寸大干200x150mm时，应考虑电路板所受的机械强度。
2、印制电路板设计的布线原则：
(1)输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免生反馈藕合。
(2)印制导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。当铜箔厚度为0.05mm、宽度为1～15mm时.通过2A的电流，温度不会高于3℃，因此导线宽度为1.5mm可满足要求。对于集成电路，尤其是数字电路，通常选O.02～0.3mm导线宽度。当然，只要允许，还是尽可能用宽线，尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至5～8mm。
(3)印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状，这样有利于排除铜箔与基板间粘合剂受熟产生的挥发性气体。
3、焊盘设计原则：
焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊，焊盘外径D一般不小于(d+1.2)mm，其中d为引线孔径。对高密度的数字电路，焊盘最小直径可取(d+1.0)mm。
4、抗千扰设计的原则：
4.1电源线设计根据印制线路板电流的大小，尽量加粗电源线宽度，减少环路电阻，并使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。
4.2地线设计的原则：
(1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，高额元件周围尽量用栅格状大面积地箔。
(2)接地线应尽量加粗。若接地线用很细的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2～3mm以上。
(3)接地线构成闭环路。数字电路组成的印制板，其接地电路布成闭合环路，能有效提高抗噪声能力。
4.3 PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容，退藕电容的一般配置原则是：
(1)电源输入端跨接10―100ul的电解电容器。如有可能，接100uF以上的更好。
(2)原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4～8个芯片布置一个1～10pF的胆电容。
(3)对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容。
(4)电容引线不能太长，尤其是高频旁路电容不能有引线。
(5)在印制板中有接触器、继电器、按钮等元件，操作它们时均会产生较大火花放电，必须采用Rc电路来吸收放电电流。一般R取1～2K，c取2.2―47UF，另外，CMOS的输入阻抗很高，且易受感应，因此对不使用端，要接地或接正电源。
5、高频电路设计原则
5.1在高频下工作的电路，要考虑元器件之间的分布参数。
一般电路应尽可能使元器件平行排列。这样，不但美观.而且装焊容易.易于批量生产。高频电路往往集成度较高，布线密度大，采用多层板是降低干扰的有效手段。合理选择层数能大幅度降低印制板尺寸，能充分利用中间层来设置屏蔽，更好地实现就近接地，有效地降低寄生电感，有效缩短信号的传输长度，能大幅度降低信号间的交叉干扰等等。所有这些都能有效提高高频电路的可靠性。
5.2高频电路布线的引线最好采用垒直线，需要转折，可用45度折线或圆弧转折，减少高频信号对外的发射和相互问的耦合。
5.3高频电路器件管脚间的引线越短越好，高频电路器件管脚间的引线层间交替越少越好，高频电路布线要注意信号线近距离平行走线所引入的“交叉干扰”，若无法避免平行分布，可在平行信号线的反面布置大面积“地”来大幅度减少干扰。尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线>电源线>信号线，
5.4对特别重要的信号线或局部单元实施地线包围的措施，各类信号走线不能形成环路，地线也不能形成电流环路。
5.5每个集成电路块的附近应设置一个高频退耦电容。
篇3
关键词：CANSJA1000汇编语言
Abstract：The principle and function of SJA1000 standalone CAN controller are introduced; the hardware connection diagram and the communication program of SJA1000 are given. The Design the system introduced in the book adopt the tiny controller + the controller of CAN+ the transceiver of CAN, the tiny controller is serieses MCS-51s, The CAN controller is SJA1000 of PHILIPS company .The CAN software design is main to adopt to edit collected materials the language, the purpose of the most is to realizes the CAN is to send out the report text with receive the report text.
Key words：CAN； SJA1000；assemble； language
中图分类号：TM13 文献标识码： A 文章编号：
CAN(ControllerAreaNetwork)总线，又称控制器局域网，是Bosch公司在现代汽车技术中领先推出的一种多主机局部网，由于其卓越的性能，极高的可靠性，独特灵活的设计和低廉的价格，现已广泛应用于工业现场。控制智能大厦，小区安防，交通工具，医疗仪器，环境监控等众多领域CAN，已被公认为几种最有前途的现场总线之一。
RS485仅仅是一种半双工通信的电气协议，其通信介质为双绞线，传输的信号在双绞线上呈现一对正负相反的电平信号用来表示逻辑“1”和逻辑“0”。在RS485的通信网络中，只能让一个节点向网络发送数据。系统中每一个节点的RS485驱动器都有一个发送使能控制端DE，其作用是驱动器发送数据时，控制该发送器有效，使其向网络发送数据；数据发送完后，DE则关闭发送器，使其处于高阻值状态，从而不影响网络中其它节点的数据传送。如果发生故障，出现几个节点同时向网络发送数据，这就等于多个RS485驱动器同时向一对双绞线上输出不同的电平信号，结果使得整个网络呈现短路状态，最终损坏其节点的驱动器，使故障范围进一步扩大。而CAN总线的传输距离远，通信速率高。
我们的目的就是制作一个可以在原有的RS485接口的系统上实现CAN通信的数字式电路板。使用户不用改变原有的系统结构就可以实现具有相当优势的CAN系统通信，提高效率。
1.系统介绍
1.1CAN总线的应用研究
现场总线是安装在生产现场装置与控制室内自动控制装置之间的数字式、串行、多点通讯双向传输的数据总线。它的最大优点是可以大幅度节约连接导线、降低安装和维护的费用；具有精度高、能传送多个过程变量,包括仪表的自诊断信息等。在十几种已出台的现场总线中,CAN总线也是一种很有应用前景的现场总线之一。
1.2MAX1487芯片内部的结构，管脚功能及其工作原理
MAX1487采用+5v电源供电，当供电电流约为500ua时，传输率达到2.5MB/S。它适用于半双工通信。通信传输线上最多为±2v-±6v。MAX1487的管脚及内部结构框图如图所示。
脚1RO:接受器输出；
脚2RE:接受器使能；
脚3DE:驱动器使能；
脚4DI:驱动器输入；
脚5GND:地；
脚6A:接收器非反相输入或驱动器非反相输出；
脚7B:接收器反相输入或驱动器反相输出；
脚8VCC：电源；
MAX1487的输入脚DI可与单片机CPU的TXD脚相连，输出脚RO与单片机CPU的RXD脚相连。MAX1487内部的驱动器与接收器三三太的，通过DE和RE进行发送与接收，发送与接受的两种控制信号是相反的。可将两者接相同的控制信号，即“1”电平控制发送，“0”电平控制接收。A,B实现多机联网。MAX1487的应用电路及通讯协议:在多机通信中，一般PC机作为上位机只有RS232标准的通讯接口,要实现RS485标准接口通信，须通过RS232/RS485转换接口电路，完成由EIA到TTL电平的转换。可用专门的带隔离RS232/485转换器来实现。MAX1487的RE与DE连接同一个控制信号，如下实际电路中8031的P3.5,严格保证收发信号在时间上错开通信协议：MC51中串行控制寄存器SCON设有多机通信控制位SM2，在编程前，定义从机的地址编号，分别为00H，02H等等从机系统在初始化程序中将串行口编程为约定的接收方式，且置为SM2，允许串行口中断在主机和某一从机通信之前，先向所有从机发出所选从机的地址，以设置第九位TB8为1表示为地址帧，这时SN2作为地址监听位，所有从机当接收到的第九位RB8位为1则置为中断标志RI，中断后判断主机送来的地址与本从机是否一致，若为本地址，则清SM2为0，准被发送主机送来的数据帧其他从机保持SM2为1状态。接着主机发送数据帧，各串行同时接收该数据帧，而只有已选中的从机才能产生中断并接受该数据，其余从机收到不产生中断响应，将数据丢失掉。这样就实现了多机一对一通信。
1.38031单片机系统结构
8031系列的基本结构如下：
一个8位算术逻辑单元
32个I/O口
两个16位定时计数器
全双工串行通信。
6个中断源两个中断优先级
128字节内置RAM。
独立的64K字节可寻址数据和代码区。
每个8031处理周期，包括12个振荡周期，每12个振荡周期，用来完成一项操作，如取指令和计算指令执行时间，可把时钟频率除以12，取倒数，然后指令执行所须的周期数，因此，如果你的系统时钟是11.059MHz，除以12，后就得到了每秒执行的指令个数，为921583条指令，取倒数将得到每条指令所须的时间1.085ms。
1.4看门狗
大多数31系列单片机都有看门狗，当看门狗没有被定时清零时，将引起复位。这可防止程序跑飞。设计者必须清楚看门狗的溢出时间。以决定在合适的时候清看门狗。清看门狗也不能太过频繁，否则会造成资源浪费。X5045中的看门狗对系统提供了保护功能。当系统发生故障而超过设置时间时,电路中的看门狗将通过RESET信号向CPU作出反应。它所具有的电压监控功能还可以保护系统免受低电压的影响,当电源电压降到允许范围以下时,系统将复位,直到电源电压返回到稳定值为止。X5045的存储器与CPU可通过串行通信方式接口,共有4096个位,可以按512×8个字节来放置数据。
1.5SJA1000简介
CAN控制模块的说明
接口管理逻辑接口管理逻辑负责解释来自CPU的命令,控制CAN寄存器的寻址,向主控制器提供中断信息和状态信息。
位流处理器(BSP)位流处理器是在发送缓冲器、RXFIFO和CAN总线之间控制数据流的程序装置。它还执行错误检测、仲裁、总线填充和错误处理。
位时序逻辑(BTL)位时序逻辑监视串口的CAN总线和处理与总线有关的位时序。它在信息开头“弱势-支配”的总线传输时同步CAN总线位流(硬同步)，接收信息时再次同步下一次传送(软同步)。BTL提供了可编程的时间段来补偿传播延迟时间、相位转换(如由于振荡漂移)和定义采样点及每一位的采样次数。
错误管理逻辑(EML)EML负责传送层中调制解调器的错误管理。它接收BSP的出错报告,使BSP和IML进行错误统计。通常情况下,错误计数器计数达到255时,将关闭总线,并自动转入复位状态,并产生错误中断。经过128个周期的总线空闲后,重新开启总线。当错误计数器计数达到96时(警告限制),将产生错误中断。
2.系统设计
8031单片机的全双工串行口可编程为4种工作方式，现分述如下：
方式0为移位寄存器输入/输出方式。可外接移位寄存器以扩展I/O口，也可以外接同步输入/输出设备。8位串行数据者是从RXD输入或输出，TXD用来输出同步脉冲。
输出:串行数据从RXD引脚输出，TXD引脚输出移位脉冲。CPU将数据写入发送寄存器时，立即启动发送，将8位数据以fos/12的固定波特率从RXD输出，低位在前，高位在后。发送完一帧数据后，发送中断标志TI由硬件置位。
输入:当串行口以方式0接收时，先置位允许接收控制位REN。此时，RXD为串行数据输入端，TXD仍为同步脉冲移位输出端。当（RI）=0和（REN）=1同时满足时，开始接收。当接收到第8位数据时，将数据移入接收寄存器，并由硬件置位RI。方式1为波特率可变的10位异步通讯接口方式。发送或接收一帧信息，包括1个起始位0，8个数据位和1个停止位1。
输出:当CPU执行一条指令将数据写入发送缓冲SBUF时，就启动发送。串行数据从TXD引脚输出，发送完一帧数据后，就由硬件置位TI。
输入:在（REN）=1时，串行口采样RXD引脚，当采样到1至0的跳变时，确认是开始位0，就开始接收一帧数据。只有当（RI）=0且停止位为1或者（SM2）=0时，停止位才进入RB8，8位数据才能进入接收寄存器，并由硬件置位中断标志RI；否则信息丢失。所以在方式1接收时，应先用软件清零RI和SM2标志。
方式2
方式2:为固定波特率的11位UART方式。它比方式1增加了一位可程控为1或0的第9位数据。
输出:发送的串行数据由TXD端输出一帧信息为11位，附加的第9位来自SCON寄存器的TB8位，用软件置位或复位。它可作为多机通讯中地址/数据信息的标志位，也可以作为数据的奇偶校验位。当CPU执行一条数据写入SUBF的指令时，就启动发送器发送。发送一帧信息后，置位中断标志TI。
输入:在（REN）=1时，串行口采样RXD引脚，当采样到1至0的跳变时，确认是开始位0，就开始接收一帧数据。在接收到附加的第9位数据后，当（RI）=0或者（SM2）=0时，第9位数据才进入RB8，8位数据才能进入接收寄存器，并由硬件置位中断标志RI；否则信息丢失。且不置位RI。再过一位时间后，不管上述条件时否满足，接收电路即行复位，并重新检测RXD上从1到0的跳变。
工作方式3
方式3:为波特率可变的11位UART方式。除波特率外，其余与方式2相同。波特率选择如前所述，在串行通讯中，收发双方的数据传送率（波特率）要有一定的约定。在8051串行口的四种工作方式中，方式0和2的波特率是固定的，而方式1和3的波特率是可变的，由定时器T1的溢出率控制。
方式0式0的波特率固定为主振频率的1/12。
方式2
方式2的波特率由PCON中的选择位SMOD来决定，可由下式表示：
波特率=2的SMOD次方除以64再乘一个fosc，也就是当SMOD=1时，波特率为1/32fosc，
当SMOD=0时，波特率为1/64fosc方式1和方式3定时器T1作为波特率发生器，
其公式如下：波特率=定时器T1溢出率T1溢出率=T1计数率/产生溢出所需的周期数式中T1计数率取决于它工作在定时器状态还是计数器状态。
当工作于定时器状态时，T1计数率为fosc/12;当工作于计数器状态时，T1计数率为外部输入频率，此频率应小于fosc/24。产生溢出所需周期与定时器T1的工作方式、T1的预置值有关。
定时器T1工作于方式0：
溢出所需周期数=8192-x
定时器T1工作于方式1：
溢出所需周期数=65536-x
定时器T1工作于方式2：溢出所需周期数=256-x
因为方式2为自动重装入初值的8位定时器/计数器模式，所以用它来做波特率发生器最恰当。当时钟频率选用11.0592MHZ时，取易获得标准的波特率，所以很多单片机系统选用这个看起来“怪”的晶振就是这个道理。
3.主程序设计
CAN控制器SJA1000在复位模式下对各位寄存器的初始化程序。
流程图如下:
程序如下：
MOVDPTR，#CR；控制寄存器CR的地址送DPTR
MOVA，#01H
MOV@DPTR,A；进入复位模式
MOVDPTR，#IR；中断控制寄存器IR的地址送DPTR
MOVA，#03H
MOV@DPTR,A
MOVDPTR，#ACR；接受代码寄存器ACR的地址送DPTR
MOVA，#FFH
MOV@DPTR,A
MOVDPTR，#AMR；接收屏蔽寄存器AMR的地址送DPTR
MOVA，#FFH
MOV@DPTR,A
MOVDPTR，#BTR0；总线定时寄存器BTR0的地址送DPTR
MOVA，#FFH
MOV@DPTR,A
MOVDPTR，#BTR1；总线定时寄存器BTR1的地址送DPTR
MOVA，#FFH
MOV@DPTR,A
MOVDPTR，#OCR；输出控制寄存器OCR的地址送DPTR
MOVA，#FFH
MOV@DPTR,A
参考文献
[1] 张昆藏。IBMPC/XT微型计算机接口技术。北京：清华大学出版社，1990，281－286。
[2]邬宽明.CAN总线原理和应用系统设计[M].北京:北京航空航天大学出版社,1995.
篇4
【关键词】PCB；电磁兼容性；抑制对策
在信息化技术不断发展的今天，电子产品的功能、种类、构造等都越发复杂，促使PCB设计逐渐多层次化和高密度化，PCB设计里的电磁兼容性问题也备受重视与关注。电磁兼容性（EMC）设计不仅能确保PCB板上所有电路均正常、稳定工作，不相互干扰，还能有效降低PCB对外的辐射发射以及传导发射，确保PCB电路不受外部辐射与传导干扰。故研究基于PCB设计的电磁兼容性十分重要。
1、PCB干扰种类
PCB干扰主要有三种，一是布局类干扰，通常是PCB板上元件放置位置不合适产生的干扰；二是板层类干扰，通常是由于不科学设置造成的噪声干扰；三是走线类干扰，通常是PCB信号线、电源线以及地线的线距离或是线宽度设置不合理或是PCB布线方法不当等造成的干扰。就PCB干扰类型来说，可分别采取布局规则、分层对策、走线规则抑制措施，削弱甚至是消除PCB设计受干扰的影响，确保符合电磁兼容性设计标准。
2、PCB干扰种类的对应抑制对策
2.1布局类干扰的抑制对策
要抑制布局类干扰必须确保PCB布局合理，PCB布局应遵循以下六点：一是根据信号流通位置合理设置每个功能模块的电路位置，尽量确保方向一致；二是布局中心锁定为模块电路的核心元件，尽可能缩减各个元器件间尤其是高频器件之间的引线；三是集成热敏元件、芯片等的时候必须远离发热元件；四是结合PCB板上元器件的位置确定连接器位置，尽量将连接器放置在PCB板一侧，防止电缆从两侧引出，降低共模电流辐射；五是I/O驱动器要和连接器紧紧靠在一起，防止板上I/O信号长距离走线；六是如若是敏感元器件则不能靠太近，输出和输入元件要远离。
2.2板层类干扰的抑制对策
首先，应掌握电路板设计信息，综合考虑信号线密集程度、电源和地种类等因素，以此确定保障电路功能需要的电源和布线层数。分层对策的好坏对接地层或是电源层的瞬态电压以及电源与信号的电磁场屏蔽有重要影响。根据实践经验给出总分层对策，接地层和电源层应相邻且两者间距尽量小，信号层要紧挨接地层或是电源层使用一层或多层。在设计单双层板的时候要重点设计电源线与信号线。为缩减电源电流的回路面积，地线和电源线间要紧邻且保持平行。就单层板来说，应在重要信号线两边设置保卫地线，一来缩减信号回路面积，二来避免信号线和与信号线间出现串扰。就双层板来说，也可以设置保卫地线，或是在重要信号线的投影平面上进行大面积铺地。单双层板的制造和装配调试虽然简单方便，但若是如 数字电路以及数模混合电路等较复杂的PCB是不适合使用的。因为缺乏参考平面，辐射会随着环路面积的增加而增强，平行走线也很难避免。
如若成本足够，建议采用多层板。在设计多层板时要遵循三点：一是如总线、时钟线等辐射强或是敏感度高的重要信号线，布线最好在两地层间或是和地层紧邻的信号层，布线接近地平面便于缩减信号回路面积，减小辐射强度，强化抗干扰能力。二是确保边缘辐射得到有效控制，与相邻地平面相比电源平面需要向内缩减5到20H（H为介质厚度）；三是如果底层和顶层有高频信号线，需要把高频信号线走在顶层和地层之间，抑制高频信号线对空间的辐射。
2.3走线类干扰的抑制措施
PCB走线需要遵循六点原则：一是输出端和输入端导线要尽可能防止相邻长距离平行，可通过在走线间插地线或是增加线条间距的方式降低平行串扰；二是不能突然改变走线宽度，如若要拐角，拐弯的地方通常走圆弧或是135°；三是载流回路对外辐射随着环路面积、通过电流以及信号频率的增加（减少）而增加（减少），故应缩减电流流通时的导线环路面积；四是缩短导线长度增加其宽度，便于降低导线阻抗；五是为保同层相邻线路间的噪声耦合以及串扰达到最小，需在线间做隔离处理，确保布线分离；六是设置分流隔离关键信号，设置保护路线保护关键信号。此外，信号线、电源线和地线走线的时候，不仅要遵循走线准则，还要结合自身特点和功能实施布线。
（1）公共地线尽可能在PCB板边缘布置，最好呈网状或是环状；接地线要尽可能粗，地线要多使用铜箔，强化屏蔽效果；模拟地要和数字地分离，模拟地理的低频地要多使用单点开联，具体布线有问题时可以考虑部分串联然后再并联，高频地最好使用多点串联。（2）尽可能增加电源线宽度，削弱环路电阻，确保地线和电源线走向同数据传递走向保持一致。如若是多层PCB，要缩减电源线到地层或是电源层的长度。尽量让电源给各个功能单元单独供电，由公共电源供电的电路尽量做到彼此接近和互相兼容。（3）信号线尽可能短，确保削弱干扰信号耦合路径。应先布置时钟信号线和敏感信号线，接着布置高速信号线，最后再布置非重要信号线。如若信号线之间不相容，就应做隔离处理，防止形成耦合干扰。关键信号线走线时不能跨越分隔区，即便是焊盘和过孔造成的参考平面间隙也不行，不然会增加信号回路面积。同时，为抑制边缘辐射，关键信号线距离参考平面边沿的距离不能小于3H（H表示关键信号线距离参考平面的高度）。敏感及强辐射信号线应距离接口外出信号线较远，防止信号线之间形成耦合干扰，减少系统误操作以及向外辐射。差分信号线长度要一样，处于同一层，并行走线，确保阻抗一样，线之间不存在其他走线，保证共模阻抗一样，强化其抗干扰性能。
3、结语
综上所述，结合电磁兼容预测分析得出的结论，对于不同种类的干扰应采取相应的技术措施进行抑制，才能有效提升PCB的设计质量和水平。刚开始设计产品的时候就使用仿真软件对PCB实施电磁兼容预测分析，基本上能分析出PCB设计的电磁兼容性能，便于后续PCB设计的科学分层、适当布局以及合理走线。总之，基于PCB的电磁兼容性设计是一项技术性和实践性都很强的工作，在具体设计时必须综合考虑性能指标要求、功能模块分布等多方面因素，同时做好预测分析和相应抑制对策，这样才能有效保障设计质量。
参考文献
篇5
关键词：印制电路板设计；校企合作；教学改革
【分类号】TN41-4；G712
一、 引言
随着我国制造业的转型升级，电子制造业逐步成为支柱产业，各类电子产品不断更新换代，在庞大的电子领域中，PCB以无可取代的位置引领着电子行业的发展。目前，全球PCB产业产值占电子产业总产值的四分之一以上，产业规模达400亿美元，已经成为当代电子产业中最活跃的部分。PCB的制造品质是电子产品可靠性的基础，它直接影响电子产品整体质量和竞争力。我国作为电子制造业的大国，已经成为世界第二大PCB产出国，随着电子产品向微型化、集成化的不断发展，在对PCB工艺上和可制造性上要求越来越高。因此，培养大批具有较高PCB设计应用能力和PCB制造工艺水平的高级应用型人才，是高校电子专业目前所面临的一项艰巨任务[1]。
二、目前高校PCB设计课程存在的问题
虽然目前不少高校开设了有关PCB设计的课程，积极探索PCB设计的教学改革，近年来出了不少的研究成果，但是在PCB设计教学研究中还是存在比较多的问题，其中包括如下几个问题：
（1）PCB设计课程改革研究较少
PCB设计工程师是近年来新兴的职业，这些PCB设计工程师活跃在PCB设计的前沿工作，同时也产生出了较新的PCB设计技术类的研究成果。但与此相对比的是，在高校PCB设计的课程却还处于落后阶段，有些甚至没有开设此类课程。不少老师认为学生可以通过自学学习PCB设计，但是PCB设计的项目非常多，专业知识要求全面，不仅要有数模电路的基础，而且还要知道电子设计布线规则、信号完整性分析等布板知识。这些都必须通过教学系统地学习，在边学边练中积累提高PCB设计的专业知识。
（2）教学内容与生产脱节
目前高校PCB设计课程内容落后，有些还停在十几年前的EDA软件“Protel 99se”的教学上，教授的也只是简单的单面板、双面板的制作。但是现在大部分企业PCB设计使用的软件是日本Candence公司出产allegro软件或者是Altium Design软件，设计的PCB从四层板到几十层板，设计所需要的相关专业知识多，实践动手能力要求高。如果教学内容不能紧贴市场的话，企业招聘后还要进行时间较长的专业培训，在一定程度上影响了人才供给的及时性。
（3）教学方法落后
PCB设计是一门技术性、实操性特别强的课程，在教学方法上有别于普通的理论教学方法。要想提高教学质量，必须结合目前较为流行的实验教学法，理实一体化教学法等。
三、改革主要思路与理念
（1）协同创新PCB课程建设，产与教相结合
实施校企合作，建立了校外PCB设计开发实习基地，与企业合作可分如下三个阶段：
第一阶段：与企业合作，搭建PCB人才培养平台，形成校外PCB设计开发实习基地，以及校内PCB设计开发实训基地。制定相关的基地管理制度、运行机制与开放共享机制、质量监控体系等。
第二阶段：与企业共同制定PCB人才培养方案，方案包括：实习基地的建设，能够每年吸收部分学生到企业顶岗实习，2-3名教师到企业实践、学习；其次企业参与校内PCB设计开发实训基地建设，聘请有丰富经验的PCB设计专业人员到学校任兼职教师，开设专业课堂、讲座等。实施“双导师”模式，由学院教师和企业兼职教师共同指导学生实习、实训，双方共同制定实训计划，并“交互指导”学生实习。
第三阶段：在校内开设PCB设计课程，对课程设置、教学内容和教学方法进行改革。组织课题组成员开展专业研讨，确定教学方法，编写教W手册、学生练习册、课件等教学资源。确定了课程内容之后，根据PCB人才培养的特性，组织专业教学团队的教师和企业PCB专业人员采用专业研讨，选择适合学校教学的实训项目内容，对实训项目按照简单到复杂，单一到综合，新手到专家的认知学习规律进行设计。在教学过程中，通过访谈、调查问卷等方法对学生开展教学反馈活动，及时更新完善课程的设计和实践过程[2]。
（2）利用移动终端研究教学方法
传统的教学局限于教室中，教师只是握着书本枯燥无味地授课。PCB设计课程是一门实操性课程，传统的教学已不太适合。在移动终端例如手机等创建具有自身特色的移动学习平台，结合目前国内非常流行的微课、微信等，把PCB设计课程中难点、重点知识、实验操作演示等在移动平台上分享。学生可通过移动终端在网络上参与一系列的学习活动，可以有效地提高学生学习的主动性。在如此功能强大的学习平台上如何开展师生双向交互学习，如何对现行的教学方式进行改革是本课题需要研究的问题。
（3）利用移动学习模式提高学习过程体验，增添教学的趣味性
在搭建好的PCB设计学习平台中引入“移动学习模式”，把在移动环境中会形成真实而具体的学习记录下来，研究如何改变PCB设计教学中的弊端，客观而全面地对教学成果和问题进行评估和解决。
四、以工作项目为载体构建理实一体化课程内容
在课程内容设计中，通过对典型工作任务的分析，选择典型电子产品为实施项目，将专业知识、技能、职业素质有机地整合到一起，并将其转换成学习内容 ，构建了理实一体化课程内容。在项目内容选取上，首先由企业提供相关案例，课程团队充分考虑项目的典型性、实用性、可操作性及可拓展性。其次项目的选取要有层次关系，由简单到复杂，项目的难易度要结合相关知识及技能，要考虑学生的实际学习基础，并充分发挥学生的自主意识和创新能力。同时整个项目的必备知识和技能要分散到项目设计中的不同环节。本课程的项目具有基础性、设计性、综合性和创新性等特点，尝试采用开放式实践教学，以提高学生的综合实践能力和创新能力[3，4]。
五、遵循实施理实一体化教学模式
本课程教学过程采用“做中学、学中做”的理实一体化教学模式，充分体现实践性。以工作过程为导向，把工作项目引入到教学中，用工作任务引领的方式将相关知识点融人到完成工作任务所必备的项目中，突出工作任务与知识的联系，使学生掌握必要的基本理论知识，能独立地制定计划、实施计划和评估计划，突出了项目式教学工程性和技术性的特征，使学生的实践能力、职业技能、分析问题和解决问题的能力不断提高。 教学中学生通过项目资讯、项目计划、项目实施、项目检查与成果展示、项目评估与总结来完成工作任务，每一个阶段都体现了丰富的实践活动及其要达到的学习目标，让学生思考问题、研究问题、解决问题 ，进行动态学习。教师给出项目工作任务书，让学生通过项目方案设计与论证、电路设计与调试、项目总结报告的完成，逐步提高综合设计能力。教学中以学生为主体，以教师为引导，充分调动学生学习的主动性、积极性。在整个教学过程 中培养学生专业能力、方法能力、社会能力和创新精神，使学生具备综合职业素质核心岗位竞争力[5，6]。
六、结束语
《印制电路板设计》是一门操作性非常强的课程。其内容不仅包括在计算机房利用制板软件设计出合理印制电路板图，还包括后续利用制板设备把设计对应的电路板做出来，并进行焊接调试，来检验设计的合理性。实践表明，教学改革需要校企合作，打破常规，实施与深化，不仅有利于学生个人职业素质的发展，而且有利于课程体系的深层次融合和宽范围整合。
参考文献
[1]陈强.《多层印制电路板的设计与制造》课程改革与实践[J].科技信息，2012（6）.
[2]赵玖香.校企合作 发展历程及研究现状概述[J].齐齐哈尔工程学院学报，2011，（2）.
[3]刘燕妮.浅谈高职电子线路板设计与制作课程教学改革与实践[J].电子制作，2013（8）.
[4]高锐.张静.高职《印制电路板设计与制作》课程改革探索与实践[J].科技创新导报，2010（9）.
篇6
《电子线路板设计》课程是一种电子设计自动化软件，主要用于电路原理图设计、印制电路板（PCB）设计、可编程逻辑器件（（PLD）设计和电路信号仿真，是电子信息技术、应用电子技术等专业开设的必修课。在传统的教育和培训中，《电子线路板设计》课程通常分为两个环节：理论与上机，教学中老师起主导地位，学生被动的接收老师的知识，从而降低了学生的学习兴趣。 因此，为全面打破传统的教学模式及其弊端，并倡导学生为核心的教学模式，充分调动学生的学习主观能动性，项目教学孕育而生。
1 基于工作过程的教学思想
基于工作过程的项目化教学主要是以学生为整个教学过程的核心，重在学生参与学习过程，教师在教学过程中起指导与引导作用。项目化教学能使学生在学习情境中培养分析问题和解决问题的能力，学习理论和职业技能，培养综合职业能力。
2 基于工作过程导向的“电子线路板”课程设计
项目的设置是“项目化教学”成功的关键。项目设计应依据教学目标，以工作过程为依据，既要与书本的知识紧密结合，又要符合学生的实际情况，逐渐提升学生技能。
电子线路板设计采用项目化教学，每个项目设计成两个教学情境：原理图设计、印制电路板设计。每个项目都有重点，并且都是完整的电子线路板制作过程，学习者在完成不同项目的过程中，可以由浅入深、由易到难学习protel99se软件，同时也学习了电子线路板的设计思路。（如表1）
3 教学点评
教学点评是项目化教学的重要的环节，每一个项目完成后，教师应及时要求学生总结项目重点、难点，列出项目中易出现的错误及存在的问题，教师根据学生在项目实施中的问题，进行详细讲解与演示，有利于学生更好的掌握知识和技能，提高学生的学习主动性，可取得更好的教学效果。
篇7
集成电路(IntegratedCircuit)产业是典型的知识密集型、技术密集型、资本密集和人才密集型的高科技产业，是关系国民经济和社会发展全局的基础性、先导性和战略性产业，是新一代信息技术产业发展的核心和关键，对其他产业的发展具有巨大的支撑作用。经过30多年的发展，我国集成电路产业已初步形成了设计、芯片制造和封测三业并举的发展格局，产业链基本形成。但与国际先进水平相比，我国集成电路产业还存在发展基础较为薄弱、企业科技创新和自我发展能力不强、应用开发水平急待提高、产业链有待完善等问题。在集成电路产业中，集成电路设计是整个产业的龙头和灵魂。而我国集成电路设计产业的发展远滞后于计算机与通信产业，集成电路设计人才严重匮乏，已成为制约行业发展的瓶颈。因此，培养大量高水平的集成电路设计人才，是当前集成电路产业发展中一个亟待解决的问题，也是高校微电子等相关专业改革和发展的机遇和挑战。[1_4]
一、集成电路版图设计软件平台
为了满足新形势下集成电路人才培养和科学研究的需要，合肥工业大学(以下简称"我校”从2005年起借助于大学计划。我校相继开设了与集成电路设计密切相关的本科课程，如集成电路设计基础、模拟集成电路设计、集成电路版图设计与验证、超大规模集成电路设计 、 ASIC设计方法、硬件描述语言等。同时对课程体系进行了修订，注意相关课程之间相互衔接，关键内容不遗漏，突出集成电路设计能力的培养，通过对课程内容的精选、重组和充实，结合实验教学环节的开展，构成了系统的集成电路设计教学过程。56]
集成电路设计从实现方法上可以分为三种：全定制(fullcustom)、半定制(Semi-custom)和基于FPGA/CPLD可编程器件设计。全定制集成电路设计，特别是其后端的版图设计,涵盖了微电子学、电路理论、计算机图形学等诸多学科的基础理论，这是微电子学专业的办学重要特色和人才培养重点方向，目的是给本科专业学生打下坚实的设计理论基础。
在集成电路版图设计的教学中，采用的是中电华大电子设计公司设计开发的九天EDA软件系统(ZeniEDASystem),这是中国唯1的具有自主知识产权的EDA工具软件。该软件与国际上流行的EDA系统兼容，支持百万门级的集成电路设计规模，可进行国际通用的标准数据格式转换，它的某些功能如版图编辑、验证等已经与国际产品相当甚至更优，已经在商业化的集成电路设计公司以及东南大学等国内二十多所高校中得到了应用，特别是在模拟和高速集成电路的设计中发挥了强大的功能，并成功开发出了许多实用的集成电路芯片。
九天EDA软件系统包括设计管理器，原理图编辑器，版图编辑工具，版图验证工具，层次版图设计规则检查工具，寄生参数提取工具，信号完整性分析工具等几个主要模块，实现了从集成电路电路原理图到版图的整个设计流程。
二、集成电路版图设计的教学目标
根据培养目标结合九天EDA软件的功能特点，在本科生三年级下半学期开设了为期一周的以九天EDA软件为工具的集成电路版图设计课程。
在集成电路版图设计的教学中，首先对集成电路设计的_些相关知识进行回顾，介绍版图设计的基础知识，如集成电路设计流程，CMOS基本工艺过程，版图的基本概念，版图的相关物理知识及物理结构，版图设计的基本流程，版图的总体设计，布局规划以及标准单元的版图设计等。然后结合上机实验，讲解Unix和Linux操作系统的常用命令，详细阐述基于标准单元库的版图设计流程，指导学生使用ZeniSE绘制电路原理图，使用ZeniPDT进行NMOS/PMOS以及反相器的简单版图设计。在此基础上，让学生自主选择_些较为复杂的单元电路进行设计，如数据选择器、MOS差分放大器电路、二四译码器、基本RS触发器、六管MOS静态存储单元等，使学生能深入理解集成电路版图设计的概念原理和设计方法。最后介绍版图验证的基本思想及实现，包括设计规则的检查(DRC),电路参数的检查(ERC),网表一致性检查(LVS),指导学生使用ZeniVERI等工具进行版图验证、查错和修改。7]
集成电路版图设计的教学目标是：
第熟练掌握华大EDA软件的原理图编辑器ZeniSE、版图编辑模块ZeniPDT以及版图验证模块ZeniVER丨等工具的使用;了解工艺库的概念以及工艺库文件technology的设置，能识别基本单元的版图，根据版图信息初步提取出相应的逻辑图并修改，利用EDA工具ZSE画出电路图并说明其功能，能够根据版图提取单元电路的原理图。
第二，能够编写设计版图验证命令文件(commandfile)。版图验证需要四个文件(DRC文件、ERC文件、NE文件和LVS文件)来支持，要求学生能够利用ZeniVER丨进行设计规则检查DRC验证并修改版图、电学规则检查(ERC)、版图网表提取(NE)、利用LDC工具进行LVS验证，利用LDX工具进行LVS的查错及修改等。
第三，能够基本读懂和理解版图设计规则文件的含义。版图设计规则规定了集成电路生产中可以接受的几何尺寸要求和可以达到的电学性能，这些规则是电路设计师和工艺工程师之间的_种互相制约的联系手段，版图设计规则的目的是使集成电路设计规范化，并在取得最佳成品率和确保电路可靠性的前提下利用这些规则使版图面积尽可能做到最小。
第四，了解版图库的概念。采用半定制标准单元方式设计版图，需要有统一高度的基本电路单元版图的版图库来支持，这些基本单元可以是不同类型的各种门电路，也可以是触发器、全加器、寄存器等功能电路，因此，理解并学会版图库的建立也是版图设计教学的一个重要内容。
三、CMOS反相器的版图设计的教学实例介绍
下面以一个标准CMOS反相器来简单介绍一下集成电路版图设计的一般流程。
1.内容和要求
根据CMOS反相器的原理图和剖面图，初步确定其版图;使用EDA工具PDT打开版图编辑器;在版图编辑器上依次画出P管和N管的有源区、多晶硅及接触孔等;完成必要的连线并标注输入输出端。
2.设计步骤
根据CMOS反相器的原理图和剖面图，在草稿纸上初步确定其版图结构及构成;打开终端，进入pdt文件夹，键入pdt,进入ZeniPDT版图编辑器;读懂版图的层次定义的文件，确定不同层次颜色的对应，熟悉版图编辑器各个命令及其快捷键的使用;在版图编辑器上初步画出反相器的P管和N管;检查画出的P管和N管的正确性，并作必要的修改，然后按照原理图上的连接关系作相应的连线，最后检查修改整个版图。
3.版图验证
打开终端，进入zse文件夹，键入zse,进入ZeniSE原理图编辑器，正确画出CMOS反相器的原理图并导出其网表文件;调出版图设计的设计规则文件，阅读和理解其基本语句的含义，对其作相应的路径和文件名的修改以满足物理验证的要求;打开终端，进入pdt文件夹，键入pdt，进入ZeniPDT版图编辑器，调出CMOS反相器的版图，在线进行DRC验证并修改版图;对网表一致性检查文件进行路径和文件名的修改，利用LDC工具进行LVS验证;如果LVS验证有错，贝懦要调用LDX工具，对版图上的错误进行修改。
4.设计提示
要很好的理解版图设计的过程和意义，应对MOS结构有一个深刻的认识;需要对器件做衬底接触，版图实现上衬底接触直接做在电源线上;接触孔的大小应该是一致的，在不违反设计规则的前提下,接触孔应尽可能的多，金属的宽度应尽可能宽;绘制图形时可以多使用〃复制"操作，这样可以大大缩小工作量，且设计的图形满足要求并且精确;注意P管和N管有源区的大小，一般在版图设计上，P管和N管大小之比是2:1;注意整个版图的整体尺寸的合理分配，不要太大也不要太小;注意不同的层次之间应该保持一定的距离，层次本身的宽度的大小要适当，以满足设计规则的要求。四、基本MOS差分放大器版图设计的设计实例介绍在基本MOS差分放大器的版图设计中，要求学生理解构成差分式输入结构的原理和组成结构，画出相应的电路原理图，进行ERC检查，然后根据电路原理图用PDT工具上绘制与之对应的版图。当将基本的版图绘制好之后，对版图里的输入、输出端口以及电源线和地线进行标注，然后利用几何设计规则文件进行在线DRC验证，利用版图与电路图的网表文件进行LVS检查，修改其中的错误并优化版图，最后全部通过检查，设计完成。
五、结束语
集成电路版图设计的教学环节使学生巩固了集成电路设计方面的理论知识，提高了学生在集成电路设计过程中分析问题和解决问题的能力，为今后的职业生涯和研究工作打下坚实的基础。因此，在今后的教学改革工作中，除了要继续提高教师的理论教学水平外，还必须高度重视以EDA工具和设计流程为核心的实践教学环节，努力把课堂教学和实际设计应用紧密结合在一起，培养学生的实际设计能力，开阔学生的视野，在实验项目和实验内容上进行新的探索和实践。
参考文献：
[1]孙玲.关于培养集成电路专业应用型人才的思考[J].中国集成电路,2007,(4):19-22.
[2]段智勇，弓巧侠，罗荣辉，等.集成电路设计人才培养课程体系改革[J].电气电子教学学报,2010,(5):25-26.
[3]唐俊龙，唐立军，文勇军，等.完善集成电路设计应用型人才培养实践教学的探讨J].中国电力教育,2011,(34):35-36.
[4]肖功利，杨宏艳.微电子学专业丨C设计人才培养主干课程设置[J].桂林电子科技大学学报,2009,(4):338-340.
[5]窦建华，毛剑波，易茂祥九天”EDA软件在"中国芯片工程〃中的作用[J].合肥工业大学学报(社会科学版),2008,(6):154-156.
[6]易茂祥，毛剑波，杨明武，等.基于华大EDA软件的实验教学研究[J].实验科学与技术，2006,(5):71-73.
篇8
关键词：大板粱;起吊负荷;起吊顺序;起吊位置；吊装方案
锅炉机组大板梁吊装方案设计涉及到吊装环境、方式、顺序等多方面因素，本文将以徐州华美热电厂二期#2锅炉机组，来浅析大板粱吊装方案设计。
1工程概况
炉架共设计6根板梁，分别布置在KA、KB、KC、KD、KE、KF排上，其中KB板梁为叠梁,KB板梁叠合面连接方式为先栓后焊，连接螺栓规格为M24高强螺栓，螺栓强度等级为10.9级。该工程大板梁的吊装方案设计难点在于：KB板梁为叠梁,需将KB上半梁吊放在KD上，并临时固定，然后安装KB下半梁，安装好后，再从KD上将KB上半梁吊过来，安装KB板梁叠合面连接方式为先栓后焊，其中连接螺栓规格为M24高强螺栓，螺栓强度等级为10.9级。初步确定该工程大板梁的吊装方案设计可行性方法为：利用CAD模拟吊装过程；分别在CAD上表示出各个大板梁的安装时，吊耳到吊车回转中心的距离；根据该距离分别查各个吊车的性能工况，用实际吊装重量除以理论吊装重量得到的百分比不超过85%，则认为该吊装方案可靠。
2锅炉机组大板梁吊装方案设计过程
2.1板梁的体积和重量
根据厂方提供图纸板梁的结构和重量。
2.2现场的施工环境
勘察现场，利用CAD模拟吊装现场，避开障碍物，避不开的障碍物，与业主沟通，移走障碍物。
2.3机械化
1台ZSC60200塔吊和1台SCC4000C履带吊，塔吊的规格是60吨，履带吊是400吨的。
2.4起吊方式
起吊方式的确定关乎于这次起吊的成功与否。经过CAD模拟，考虑整个吊装的安全性、经济合理性、可行性等因素，KA、KF采取单机吊装，KB、KC、KD、KE大板梁，采用双机吊装。
2.5起吊的位置
根据七根大板粱的重量，首先要从重量轻的板梁开始考虑，因此KA、KF板梁的起吊应首先考虑。另外KB，KC，KD，KE板梁的体积和重点都是比较大，常规的吊车起吊的方案是不可行的。只能进行双机抬吊。板梁的起吊位置确定在吊机之间，起吊的方位只能在炉膛中心，炉膛中心为一个从底层一直到顶层都是空透的区域。经过CAD模拟和理论数据之间对比，发现板梁的长度只能放置在KA和KC的对角线上面才能够顺利起吊。
2.6机械化的站位
风机基础和集控室的位置分别在KF-KD与KC-KA位置，如果履带机的站位不好，会影响吊装的安全性，也会影响吊装的距离，吊装时的负荷率。经过模拟发现，履带机距离集控室3米处，距离风机基础3米处，是最佳的放置位置。
2.7吊装的顺序
首先是将KA和KF选用60吨塔吊进行单机吊装，60吨塔吊和400吨的履带吊双机抬吊KC，KD和KE三根大板梁。KB是叠梁，炉膛起吊，起吊位置必须在KB板梁的下方，在整台锅炉机组中，KB下板梁应该最后吊装，将KB上半梁吊放在KD上，并临时固定，然后安装KB下半梁，安装好后，再从KD上将KB上半梁吊过来，安装好。安装顺序：KA板梁－KF板梁－KE板梁－KD板梁－KC板梁－KB上板梁（预存在KD板梁上）－KB下板梁－KB上板梁，在相邻的2根板梁吊装后，应及时吊装板梁之间的次梁，以保证其稳定性。
2.8钢架缓存件
吊装过程中会发生杆件之间的碰撞或者摩擦，这些因素会严重影响吊装的安全进行，存在危险系数。根据CAD模拟吊装的过程，有一些构件影响到吊装的安全和阻碍吊装进行，需要缓存这些构件。
2.9钢丝绳的选取
根据大板梁的体积和重量，在起吊KA板梁时，塔吊受力为14吨。根据“《一般用途钢丝绳》CCB/T20118-2006)(06版)国标”参考规范中计算出KA和KF起吊钢丝绳的为φ24*4。通过CAD模拟这个大板梁吊装过程。吊耳的位置以及受力分析经过模拟和理论数据，把KA、KF板梁的吊装方案设计完成。根据不同的吊装方式和板梁的长度，分析模拟吊装吊耳的位置以及受力，确定吊装吊耳的设计位置。
3结语
在吊装方案是合计中，运用建筑CAD模拟技术，充分考虑到现场的情况，做好各项准备，能够很大程度上提高吊装安全性，避免或降低由于吊装过程的不安全行为造成的吊装事故的发生。若要完全避免吊装施工的安全事故，仅仅控制和管理是不全面的，如何进行多种不安全因素共同有效的控制安全吊装，需要继续深入的研究。
参考文献：
[1]徐州华美热电二期《B标段施工组织总设计》[S].
[2]DL5009.1-2002电力建设安全工作规程（火力发电厂部分）[S].
[3]东方锅炉厂有限公司图纸、技术资料及提供的有关安装说明书[S].
[4]《环境管理体系要求及使用指南》[S].GB/T24001-2004(04版).
[5]DL/T5210.2-2009《电力建设施工质量验收及评价规程》[S].
[6]《钢结构工程施工质量验收规范》[S].GB50205-2001.
[7]《一般用途钢丝绳》[S].CCB/T20118-2006)(06版)国标.
篇9
关键词：数字；模拟；集成电路；版图设计；人工处理；程序化处理
随着集成电路技术的进步，晶体管尺寸越来越小。对于很多经过晶圆片验证的产品，需要通过版图等比例缩小，直接用于更小的工艺平台，不用重新设计版图，就可以流片，从而获得高集成度的效果，极大地提高了效率，节省了成本。而一个数模混合产品中包含数字部分和模拟部分，对于数字 IP，尤其是标准单元， 用于更小工艺平台的时候，可以直接采用版图等比例缩小的方式；而对于一些模拟IP来说，应用于更小工艺平台的时候，为了保持性能的最优化，需要保持原验证的同等条件；而对于工艺的临界尺寸（Critical Dimension， CD）来说，希望整个产品的接触孔的宽度是一致的。对于这样一个产品多种涨缩，部分还需要层次之间布尔操作的需求，本文提供一种完善的自动化流程方案来解决这种版图特殊涨缩的方法，可以程序化地批处理所有需要涨缩的版图数据。
1 客户项目涨缩需求概述
华润上华0.18 μm工艺线有3个差异不大的平台―0.18 μm， 0.162 μm ，0.153 μm。客户的产品很多已经在0.18 μm工艺平台验证过，为了增加单片晶圆片上的管芯的数量，提高利润空间，客户会直接把0.18 μm工艺平台验证过的产品等比例缩小到0.162 μm或者0.153 μm的两个工艺平台进行重新流片。而数字IP可以直接等比例缩小，但是模拟IP希望能直接用0.18 μm工艺平台设计方案，这两种IP类型共存于一个数模混合产品中，需要分别对这两种IP进行不同的操作，而且由于工艺要求需要，某些版图层次需要进行其他特殊的处理。
图1是数模混合的简化示意图，包含了数字IP和模拟IP。客户需求有两个要求：（1）模拟IP尺寸保持不变，数字IP尺寸缩小到原始的0.9倍；（2）整个产品的接触孔的宽度保持原始的0.22 μm。
2 人工涨缩技术操作方式
传统的操作技术中，大部分需要靠人工干涉和人工画图来实现，效率很低，下面简述一下传统人工操作技术方案：
（1）在图1的版图EDA工具窗口菜单中，调用图2版图属性对话框，通过修改其参数选项Magnification等于0.9，把数字IP缩小到原始的0.9倍。
（2）这种修改的方式会导致版图层次之间出现0.001 μm的gap（空隙），如图3所示，金属层出现的gap图形；这种0.001 μm的gap会出现在很多不同分层结构的连接层次之间。
（3）人工修补版图，首先要把所有出现gap的图形一一填充好，然后把模拟IP和数字IP之间的连接金属线的位置分别调整好。
（4）因为原始接触孔宽度等于0.22 μm，如图4所示，而缩小到0.9倍以后数字 IP部分的接触孔宽度等于0.198 μm；为了保持全芯片的接触孔宽度一致，必须人工的把数字 IP内部的接触孔宽度修改为0.22 μm。
每一个数模产品都是非常巨大的，包含的contact的数量是数以万计的，模拟IP和数字IP连线也都是非常复杂的，而且要从底层单元开始修改，单靠这种传统的人工修改，工作量是超负荷的，从而使客户产品直接shrink的效率就大大降低，影响到客户产品的上市时间。
3 程序化处理涨缩技术
3.1 程序化涨缩技术原理
针对传统方案的缺点，结合我们客户需求，同时更多的是依赖个人技术经验，发明了一种自动化批处理，人工干预少的技术方案，从而大大提高了客户产品涨缩的效率。核心技术方案是采用EDA工具calibre drc语言，编写涨缩程序，再运行程序，从而达到客户需求。图5是客户数模产品的涨缩批处理流程。
基本原理：整个程序分为涨大（enlarge）和整体缩小（shrink ）两个过程。IP涨大以后，会把相关的接触孔的宽度恢复到0.22 μm，然后把涨大后的IP重新整合在原始的版图中，最后把整合好的数据进行整体shrink，从而达到版图等比例缩小的目的。
3.2 批处理程序的结构
根据图5的客户需求原理，我们用calibre语言需要编写了两个程序，一个是enlarge程序，一个是shrink程序，两者程序架构大体相同。程序架构包含以下几个方面。
（1）Specification Statement（规范说明）：定义版图数据基本信息和需要的功能选项。
（2）Input Layers Statement（输入层次说明）：把版图数据的所有输入层次信息定义出来。
（3）Layer Operations（版图层次运算）：根据项目要求，进行所有层次之间的布尔运算。
（4）Output New Layer（输出新的版图层次）：把最终完成各种处理的版图数据输出。
通过上面3个语句，就可以把版图Metal1层次的gap修补，以此类推，所有需要修改gap的版图层次都可以按照此语法命令结构来完成。
整体shrink的程序和enlarge的程序结构相同，在shrink程序中可以把客户所有层次之间的布尔运算需求，通过命令语句执行，从而完成客户数据光罩层次的输出。其中的shrink选项，只需要在程序的规范说明里面来定义即可，命令行如下：DRC MAGNIFY RESULTS 0.9，即可完成shrink 90%的功能任务，如果定义DRC MAGNIFY RESULTS 0.85，即可完成shrink 85%的功能需求。
3.4 q缩程序的执行
编写完程序以后，把版图数据等比例缩小的任务就可以按照步骤执行，首先运行enlarge（涨大）程序，然后运行shrink（缩小）程序。步骤如下：
（1）在enlarge程序里面定义要涨大的版图数据的gds；运行enlarge程序：caliberCdrc Chier enlarge程序。
（2）把前两步运行出来的版图数据，放入原始的版图gds中，修补接口连线；在shrink程序里面把第（3）输出的版图数据定义进入；运行shrink程序：calibre Cdrc Chier shrink程序。
（3）通过这几个步骤，我们就可以把版图等比例缩小，同时还维持了模拟IP的原始状态。
（4）程序运行出来的版图，我们就可以直接拿到工艺厂流片。
篇10
1原版“伏安法测电阻”是基础
题1用伏安法测量未知电阻的阻值时，不知Rx的大概值，为选择正确的电路以减小误差，按图1所示的电路将仪器连接好，并空出电压表的一个接头K，将K与a点接触一下，电表的示数为“2.8 V 4.0 mA”；将K与b点接触一下，电表的示数为“2.7 V 5.0 mA”，则K与点接触实验误差较小，此时电阻的测量值为，测量值比真实值偏.
解析两种接法中电流表读数变化相对较大，说明如果电流读数不准确将引起测量较大误差，故应该采用使电流读数准确的内接法.故本题答案应分别填写为 a ， 700， 大.
总结提升可以用“内大外小”来概括伏安法测电阻的特点，它包含两方面的意思：一是“内接法测量值偏大，外接法测量值偏小”，二是“内接法通常测较大的电阻，外接法通常测较小的电阻”.表1两种测量电路的比较类别1电流表内接法1电流表外接法电路图11误差
分析1电压表示数
UV=UR+UA>UR
电流表示数IA=IR
R测=UV1IA>UR1IR=R真
误差来源于电流表的分压作用1电压表示数UV=UR
电流表示数IA=IR+IV>IR
R测=UV1IA
误差来源于电压表的分流作用误差1测量值偏大1测量值偏小两种
电路
的选择1R越大，UR越接近UV，
R测=UV1IA
越接近于R真=UR1IR
可见，为了减小误差，该电路适合测大电阻，即RRA1R越小，IR越接近IA，R测=UA1IA
越接近R真=UR1IR
可见，为减小误差，该电路适合测小电阻，即RRV2升级“伏安法测电阻” ，提升电路创新设计能力
2.1升级之一：一表两用
题2表2是一些准备用来测量待测电阻Rx阻值的实验器材.
到的器材非常易得，提出的问题富有挑战性但又让每一个同学感觉可以完成而去努力尝试.学生思而不得的时候，老师展示解决这个问题的方法，学生恍然大悟，获得知识技能的喜悦让在场的所有人都感觉到振奋.
高中学生分组实验的固有的器材大多陈旧，精度差，学生也没有兴趣，复杂的实验设备很难分组演示，因此依据课程的需要设计特定的分组实验是我们任课教师所需要思考和解决的问题，就要求我们利用质量轻、体积小、易收集的物品，设计出让学生感觉可以解决，但需要合作探究，有一定的趣味性和挑战性的分组实验.比如有的学校开设的水火箭的设计，关于反冲器具的制作等活动.
3巧用玩具，另辟蹊径
玩具不仅是小孩子玩乐的工具，也是物理教学很好的辅助设备.利用其创设物理情境，可以很好的激发其学生的学习热情，比动画模拟要好.
比如在讲到运动学中的相对运动的时候，如果用小车和玩偶为道具，做一个情境剧，让学生来做解说，站台上的人看到小车在运动，而小车上的人看旁边的人是静止的，其课堂的教学效果比单纯的讲解或者多媒体展示鲜活得多，更为主要的是学生参与到活动中来.再比如教材上猎枪打猴子的习题，就可以用玩具猴做道具，进行演示.耳听为虚，眼见为实，学生见到玩具枪的子弹恰巧击中落下的猴子时，非常有趣且有力的证明平抛运动在竖直方向做的是自由落体运动.需要解决的问题是“子弹”射出时猴子要同步下落，“子弹”要足够大，“枪”离“猴子”的距离要足够远，而且要足够准.另外最好把场景录下来.同步的问题比较好解决，可以在猴子的脑子里放一个小铁块，高处安置电磁铁，扣动扳机的时候切断电源，完成子弹的飞出和猴子的下落同步；子弹可以用玻璃球做，质量不能太大也不易太小，“枪”可以用弹射器来做；瞄准可以用一根细线或长木尺平行“枪管”和“猴”相连，有水平仪是最好的，高度要保持一致.整个过程需要用摄像机或数码相机录下，做完实验后用超级解霸慢放.学生可以十分清晰的见到“子弹”在空中运动时在竖直方向上和小猴一起下落的情形，真正感受到说到不如做到.
高中物理课程比较紧张，教师用于准备实验的时间和器具比较有限，而实验对于学生学习的意义迫使我们要进行必要的准备，自制教具是高中物理实验教学必要的技术支持，器材复杂、精密，可以让实验更精确，但普遍大量使用有难度，上面提到的教具虽然简单、粗糙，精度不足，但使用灵活方便，有着良好的教学效果，做到了小成本大收获.表2器 材1规格待测电阻Rx1阻值在900 Ω～1000 Ω之间电源E1具有一定内阻，电动势约9.0 V电压表V11量程2.0 V，内阻r1=1000 Ω电压表V21量程5.0 V，内阻r2=2500 Ω电流表A1量程3.0 A，内阻r=0.10 Ω滑动变阻器R1最大阻值约100 Ω，额定电流0.5 A开关S、导线若干1为了能正常进行测量并尽可能减少测量误差，实验要求测量时电表的读数大于其量程的一半，而且调节滑动变阻器能使电表读数有明显的变化.试设计满足要求的测量Rx阻值的电路.
解析本题虽然没有电流表，但是电压表V1已知内阻，相当于量程为2.0 mA的电流表，所以电路设计如图2.
总结提升本题中有两个电压表而没有电流表，似乎不能用伏安法测电阻，但是电压表的内阻已知，而电压可直接读数，于是通过它的电流就已经知道了，即相当于一个电流表.所以一个已知内阻的电流表可以当电压表使用，而一个已知内阻的电压表可以当电流表使用.
2.2升级之二：活用定值电阻
题3（全国高考题）从下列器材中选出适当的实验器材，设计一个电路来测量电流表A1的内阻r1，要求方法简捷，有尽可能高的精确度，并能测得多组数据.
电流表A1，量程10 mA，内阻待测（约40 Ω）；
电流表A2，量程500 μA，内阻r2=750 Ω；
电压表V，量程10 V，内阻r3=10 kΩ；
电阻R1，阻值约为100 Ω；
滑动变阻器R2，总阻值约50 Ω；
电源E，电动势1.5 V，内阻很小；
开关S，导线若干.
（1）画出实验电路图，标明所用器材的代号.
（2）若选取测量中的一组数据来计算r1，则所用的表达式r1=，式中各符号的意义是.
解析（1）电流表A2内阻已知，可以当电压表使用，其测量量程为U=5×10-4×750 V=0.375 V≈0.4 V，而待测电流表A1的额定电压约为0.40 V，故将两者并联正好合适.电源电压为1.5 V，高出两电表额定电压较多，为安全起见，串联电阻R1起保护作用.电路如图3所示.
（2）I2r21I1，式中I1、I2分别是电流表A1、A2的读数，r1、r2分别是电流表A1、A2的内阻.
总结提升本题中，定值电阻 起到保护电路的作用.一个定值电阻在电路中可以有多种作用，例如可以分压、分流，保护电表及电源、电路原件，还可以用来进行电表的改装等.
2.3升级之三：先改装电表再测电阻
题4有待测电阻Rx（约为几百欧姆），为了较准确测量，除Rx外，实验室还提供了如下器材：
A.电源E电动势3 V，内阻不计
B.电流表A1量程0～10 mA、内阻r1约为500 Ω
C.电流表A2量程0～500 μA、内阻r2=1000 Ω
D.滑动变阻器R1最大阻值20 Ω额定电流2 A
E.定值电阻R2=5000 Ω
F.定值电阻R3=500 Ω
电键S和导线若干
（1）试设计出测量电路（标出所选器材符号）
（2）若两电流表的读数分别为I1=6.2 mA，I2=300 μA， 待测阻值Rx=Ω（保留3位有效数字）
解析本题中没有电压表但是有两个电流表，而且电流表A2的内阻已知，故可以当做电压表用，但是其量程只有0.5 V，同时考虑要使电流表A1的偏转超过总刻度的一半，故利用定值电阻R2将电压表再扩大量程到6倍.滑动变阻器阻值小，用分压式接法.电路设计如图4.
（2）Rx的两端电压U=I2（r2+R2），
通过的电流I=I1-I2，
所以Rx=I2（r2+R2）1I1-I2=3.05×102 Ω.
总结提升量程不够，就要想到扩大量程，可以根据题目中提供的定值电阻或者电阻箱来展开联想.
3启示
3.1熟练掌握电学实验的基本原理
电路设计实验问题，涉及的知识点多，方法灵活多变，但是万变不离其宗，“题在课本外，理在课本中”，有关基础知识，如伏安法测电阻，电表的改装，滑动变阻器的分压式接法与限流式接法，串并联电路的各种特点，还有设计电表的读数原理，电表指针偏转与误差等等，只有将它们熟记于心，做到滚瓜烂熟，应用时方可得心应手，“问渠那得清如许，为有源头活水来”，这些基础知识就是电路设计创新的“源头活水”，启迪灵感之源.
3.2解放思想，打破常规
电流表可以并联在电路中，电压表可以串联在电路中；电流表可以当电压表用，电压表可以当电流表用，等等这些都是非常规思维.一成不变，僵化的思维是不利于创新的.所以解放思想，打破常规才是提升电路创新设计能力的灵魂.让我们再一次通过下面这个例题体会这一点.
题4现有一块灵敏电流表A1，量程为200 μA，内阻约为1000 Ω，要精确测出其内阻R1，提供的器材有：
电流表A2：量程1 mA，内阻R2=50 Ω
电压表V：量程3 V，内阻RV约为1 kΩ
滑动变阻器R：阻值范围0～20 Ω
定值电阻R0：阻值R0=100 Ω
电源E：电动势约为4.5 V、内阻很小
开关S一个，导线若干
请将上述器材全部用上，设计出合理的、便于多次测量的实验电路图，并能保证各电表示数超过其量程的1/3.
