集成电路封装范文
时间：2023-03-23 21:20:49
导语：如何才能写好一篇集成电路封装，这就需要搜集整理更多的资料和文献，欢迎阅读由公务员之家整理的十篇范文，供你借鉴。
篇1
1 引言
开裂的产品可以直接导致电子元器件性能发生变化，任何电器的电路板上使用已经产生开裂的电子元器件，往往会随着元器件的性能发生变化而影响到电器的使用寿命和使用稳定性，导致电器使用不稳定或提前报废，如电脑异常死机、手机软件不能执行等现象。而在封装产品的加工中，微细裂缝目测几乎不易被发现，隐蔽性极高，需要通过超声波扫描仪才能检测到，这种事故有着数量大、不易发现、隐患时间长等特点，属于致命的质量事故，因此开裂影响到封装产品的质量可以说是灾难性的。在生产中如何控制产品没有开裂，是保证封装后道产品加工质量稳定的关键。
通常的微电子产品有引脚封装后道加工工艺流程有：
(1)塑封电镀打印切筋打弯包装；
(2)塑封一次切筋电镀打印打弯分离包装
一般来讲，通常的塑封体开裂产生在切筋打弯制程中，但塑封的工艺制程也会对切筋的开裂造成影响，产品的开裂类型主要有：
(1)引脚间开裂未延伸至小岛，如图1所示。
(2)产品端部树脂浇口开裂，如图2所示。
2 塑封树脂对开裂的影响
塑封制程最重要的可靠性要求是保证塑封树脂充分和完全的交联固化反应。保证产品足够的致密度和一定的机械强度。
树脂在注塑成型过程中，其熔融粘度不断发生变化，受热后粘度下降，粘度低时充满模腔，随后交联反应发生，粘度迅速增加，直到固化为固体。
一般来讲，塑封工艺需要保证在树脂低粘度区成型并完成固化。但在产品开裂这个层级上，很多人忽视了一个重要的因素，塑封料本身固有的机械性能对开裂的影响。而这个影响与工艺本身并无很大的关联，在于产品设计时塑封料的选择。在实际的生产中，如果更换塑封料，做超声波扫描来验证非常重要。一般的管控中容易忽视这一变化。
3 切筋模具的影响
切筋制程是开裂不良的主要发生源，也是解决其它工艺设计制程不良带来开裂不良的解决点。
3.1 冲切刀具的角度
封装产品冲切成型目的是将引线框上用来相连引脚的工艺连筋切除，在冲切连筋时所产生的冲切力是对塑封体产生开裂的主要原因，如何减少刀具对塑封体的冲切力是在冲切模具设计时必须考虑的因素。
切筋凸模的一般设计方法如图5～图7所示。
冲切刀的角度不同所产生的受力点不同，图示红色圈表示冲切时受力点位置：
图5，冲切凸模为负角度，冲切的受力点靠近塑封体，开裂风险大；
图6，冲切凸模为平刀，受力点水平分部，比较平均；
图7，冲切凸模为正角度，冲切受力点远离塑封体，开裂风险小。
通过对比，塑封体所受的冲击力，如图7
实验表明：采用正角度设计是解决切筋产品开裂的有效方法。
3.2 冲切刀具的让位
如图8所示，冲切凸模与塑封体的让位距离L需要在合理的范围，理论上，让位距离L越大越好，但往往在生产过程中考虑到其他的不良因素(如树脂残留)，冲切刀的让位需要经过实际计算来确定，当冲切凸模的冲击力大于塑封体的塑封树脂结合力时，塑封体本身及树脂与引线框达到结合临界点发生裂缝，而适量增加让位距离L，可以减少冲击力对塑封体的影响。在设计上的考量原则是在不影响树脂残留的条件下，让位越大越好。一般的厂家通常L≥0.05mm，这是最基本的设计要求。
3.3 下模的支撑
如图9所示，冲切凹模表面支撑引脚的底面，当冲切凸模的冲切力F开始作用时，引脚在冲切凹模的支撑力上进行冲切，红色区域的冲切力最大，其次兰色区域辐射到冲切力。
红色区域冲切凹模的支撑力最大，蓝色区域同时有牵扯力，当牵扯力大于封装的粘合力，塑封体就有裂开的风险。其次，如图10，塑封体的岛较大，导致塑封体内部中段部位的结合力差，在相同的粘模条件下易发生开裂，传统大颗粒塑封休产品在冲切过中，只需压住引脚管腿即可，对于超薄封装大岛的产品，需要对塑封体有底部向上的支撑力，在产品弯曲成形过程中，成形凹模对成型脚的支撑尤为重要。如图11、图12，成形脚必须由成型凹模紧密支撑，保证成型过程中受力点作用在引脚上，塑封体支撑块的高度与塑封体之间的距离大小以及支撑面积大小可以影响到封装的冲切牵扯力。如图11，设计支撑块面积小，支撑高度与封装间隙为0.5mm，支撑块的支撑力作用小；如图12，设计支撑块面积大，支撑高度与塑封体间隙为0.2mm，支撑块的支撑力作用大，可以减少牵扯力对塑封体的影响。
3.4 冲切废料
如图13，冲切废料不能正常地落料，在合模时受卸料压力的影响而导致引线框下拉，可以导致封装的受力异常，而产生封装的开裂，因此需要在冲切凹模设计让位足够的落料孔，以及使用大功率的吸尘器，模具型腔内设计吹气功能，通过电磁阀控制将废料在模具开模状态吹扫干净，再由吸尘功能收集到废料箱，保证冲切时模具表面无异物，冲切凹模能有效地支撑引脚。
4 如何管控好影响开裂的因素
从模具设计、备件制造、设备预防性维护等几方面来管控影响开裂的因素。
1 要选用合适的塑封树脂型号。
2 切筋模具在设计时，确保所有与封装接触的刀具(切筋凸模、冲浇口凸模、分离凸模、冲塑凸模)与塑封体距离足够大。
3 切筋模具设计时，确保下模面有足够的废料漏料孔，良好的模具清洁吹气。
4 模具的导向件(卸料板、镶块、卸料板)与支撑件(凹模座、凹模拼块)建立寿命数据，进行寿命管理，定期更换。
5 对产品进行超声波扫描抽检，跟踪产品的加工质量。
篇2
1微电子产业人才职业岗位需求分析微电子产业是由设计、芯片制造、封装、测试、材料和设备等构成的产业链。
1微电子产业的复杂性也带来了其人才需求的多样性，而适合高职层次人才的岗位主要集中在制造业以及设计业中的版图设计方面，适应的岗位群主要有IC助理版图工程师、硬件助理工程师、集成电路制造工艺员和集成电路封装与测试工艺员等。
2典型工作任务分析
微电子产业是集设计、制造和封装与测试于一体的产业群，从而形成了以设计为主的设计公司，以生产制造为主的芯片制造公司和以芯片封装测试为主的封装测试公司。经过对各微电子企业相关岗位的工作过程和工作任务情况的调研，总结出微电子企业对微电子技术专业人才需求主要在集成电路制造、集成电路版图提取和集成电路芯片测试与封装等岗位群。依据高职学生的特点，我院的微电子技术专业人才主要满足集成电路制造企业和集成电路测试和封装企业的需求。
微电子技术专业岗位群及典型工作任务间、淀积车间和口刻蚀车间和金属化车间。对应的岗位分为光刻工、氧化扩散工、离子注入工、淀积工、刻蚀工和金属化工。岗位对应的主要工作任务为把掩膜板上的图形转移到硅片上、在硅片上生长薄膜层、对硅片进行掺杂以及对硅片进行金属化工艺。通过组织召开企业专家研讨会，按照工作任务的典型性，对工作任务进行进一步的分析、筛选，总结出典型工作任务。
集成电路测试封装企业主要工作岗位有集成电路划片组装、封装成型和芯片测试等。岗位对应的主要的工作任务为减薄工艺、划片工艺、分片工艺、装片工艺、引线键合工艺、封装成型工艺和测试工艺。微电子技术专业岗位群及典型工作任务如图1所示。
3行动领域归纳
按照职业岗位需求和工作内容相关性等原则对典型工作任务进行合并，形成相应岗位的行动领域。表1以集成电路制造工艺员岗位为例，归纳其行动领域归纳。
4专业学习领域课程体系设置
本专业的学习领域分为四个模块：公共通识平台+综合素质平台、专业基础模块、核心岗位模块和岗位拓展模块。公共通识平台+综合素质平台主要培养学生的综合职业能力，例如学生的职业规划教育，学生的职业道德的培养，以及学生心理素质的提高等;专业基础模块主要培养具有学生专业基础知识的能力，掌握基本的电学原理，微电子学基本原理。核心岗位模块主要培养学生主要工作岗位的能力，主要有集成电路制造工艺相关课程和集成电路芯片测试与封装工艺相关课程。拓展学习领域课程是结合拓展职业活动、拓展工作岗位的需要而配置的课程，包括横向拓展学习领域课程和纵向拓展学习领域课程，以适应部分毕业生工作一段时间后转换到质量检验、设计与营销岗位的需要。
5专业学习领域课程考核
课程考核采取与职业资格考试相结合的模式，学生在理论课程学习完成以后，立即进行职业资格认证。学生可以考取集成电路芯片制造工、集成电路封装工艺员等职业资格证书。学习领域课程考核评价包括结果性评价和过程性评价两个方面。结果性评价主要考核完成任务的质量和掌握的专业知识与技能，可采用理论考试和工作成果评价相结合的形式。过程性评价主要考核团队合作能力、方法能力、社会能力和安全环保等方面，可采用观察、专业答辩等方式。
[参考文献]
[1]李军.工作过程系统化课程体系设计研究.以十堰职业技术学院为例[J].十堰职业技术学院学报，2009,22⑹:1-5.
[2]陈莉.基于工作过程系统化的高职课程开发模式探究[J].职业教育研究，2010,7:138-139.
[3]李淑萍.微电子技术专业服务地方经济培养高技能人才的探索[J].职业技术教育，2010,11:13-16.
[4]许先锋.基于工作过程系统化的高职课程开发[J].中国科教创新导刊2010,13：127.
篇3
2015年7月，国务院总理在出席国家科技战略座谈会时曾提到，中国每年因为芯片进口，要花费2000多亿美元，这笔钱与每年进口石油花费的金额差不多。
工信部的数据显示，2015年集成电路进口2313亿美元，多年来与石油一起位列最大的两宗进口商品。
对此，多名专家呼吁：必须加强自主研发，实现芯片国产化，保障国家安全。
事实上，早在2014年，工信部就已经正式公布《国家集成电路产业发展推进纲要》，并设立了逾千亿元的国家集成电路产业基金。
这个“香饽饽”引得多地采取积极措施跟进，至今热度不减。
而重庆，这个世界上最重要的信息产业基地之一，更是加足了马力，致力于打造千亿产值芯片全产业链。
沉浮中起步
为何集成电路是兵家必争之地？
这是因为，集成电路是现代信息技术发展的核心。芯片，是一切人工智能的源头。
可以说，集成电路是现代信息产业的基石，是电子信息产业“皇冠上的明珠”。
长期以来，在智能手机、电脑终端上能自主研发高性能的“中国芯”，一直是中国IT人的梦想。然而，信息核心技术的一个特点是具有高度的垄断性，很多国外处理器生产厂商几乎垄断了各领域的芯片供应。
这个最薄弱的痛点，重庆更是感同身受。
近几年，重庆加速发展电子信息产业，生产了大量的笔记本电脑、手机等电子产品。但偌大的生产量背后，却有一个非常薄弱的环节，那就是终端中最核心的芯片生产制造。
重庆每年消耗全国10%、100多亿元的芯片量，但这些都需要进口。
其实，对于集成电路，重庆曾有过无比辉煌的时期。
上世纪50年代，中国第一片集成电路芯片就诞生于重庆永川的电子工业部二十四所。可以说，国内集成电路产业的萌芽，正是从重庆开始的。
然而，起步较早的重庆集成电路产业，却因种种原因没能适时“生根发芽”，直到2004年前后才有了壮大的契机。
2004年下半年，全球知名动态随机存取内存设计、研发、制造及营销企业――台湾茂德科技打算在大陆投资建设新的集成电路芯片生产基地。
彼时，在工业板块仅汽摩产业“一业独大”的重庆，也正在探寻产业结构变革的突破口，并把目标锁定为信息产业，计划引进数家有分量的电子企业，以形成新的产业支撑。
双方很快一拍即合。2006年，茂德在重庆投资成立全资子公司渝德科技。
艰难中发展
虽然承载了各方期许，但茂德的这个项目似乎生不逢时。
在集成电路产业领域中有一种“硅周期”现象：五年为一个周期，周期内集成电路产品市场总会出现起伏波动，循环往复。
茂德在渝建厂时，恰遇波谷期。再加上2008年爆发的全球金融危机，加剧了集成电路行业下滑，让茂德公司“入不敷出”。
母公司乏力，子公司自然难以幸免。由于缺乏资金支持，渝德科技运转艰难。
如何让刚刚重生的集成电路产业走出困境？重庆开始寻找新机遇。
当时，世界500强中航工业集团正计划拓宽发展领域，希望将航空高新技术迅速融入到新型显示、航空电子等新兴产业，以放大其核心优势。2010年中期，重庆提出希望中航工业集团参与渝德重组，引起中航极大兴趣。
经谈判，2011年5月21日，中航工业集团买下渝德科技位于西永的工厂。
随后，渝德科技更名中航微电子有限公司，中航工业集团由此成为首家进入集成电路领域的央企。
截至2015年底，中航微电子集成电路产量已由初期的每个月9000片增至2015年的每月3.7万片。
从2011年到2014年，来到重庆西永微电园的还有西南集成电路、中国电子科技集团等一批集成电路企业。
2014年9月，世界著名半导体公司韩国SK海力士的半导体项目在重庆正式投产。该项目总投资12亿美元，主要进行半导体后工序加工服务，包括封装、测试、模组等生产线。预计到2018年产品销售额可达15亿美元，有望成为国内产能最大、技术含量最高的芯片封装测试企业。
经过几年摸索，重庆集成电路产业不断发展。
机遇中壮大
要想真正做强集成电路产业，仅仅在封装测试一环取得突破还不行。
以SK海力士半导体项目为例，封装测试仅仅是整个集成电路产业中利润较低的一环。
集成电路产业链有上、中、下游，分别对应设计、晶圆制造以及封装测试。但在世界范围内，通常情况下，集成电路设计类公司的毛利率在60%左右，晶圆制造企业的毛利率一般维持在35%左右，而封测企业的平均毛利率仅为25%左右。
找准薄弱点，重庆再次发力。
2016年3月，重庆在集成电路产业方面又迎来了一位“大咖”――ARM公司。当今世界，手机芯片99%是基于ARM公司的专利，各种手机之外的移动通讯89%也是如此。
“跟ARM合作就是跟未来世界的巨人合作。”市长黄奇帆说。
与此同时，重庆万国半导体12英寸功率半导体芯片制造及封装测试生产基地也在两江新区开工，该项目总投资10亿美元。
此次引进12英寸芯片制造，完成了重庆多年来的心愿。
仅仅两个月后，重庆又与全球著名集成电路制造企业格罗方德（Global foundry）签署合作协议，双方将在重庆合资组建300mm晶圆厂，并于2017年投产。
除了招商引资，重庆还注重修炼“内功”――先后在重庆大学、重庆邮电大学成立半导体学院，专门为集成电路行业提供人才支持，包括高端设计、研发、检测以及半导体产业一线的技能人才培养。
篇4
微电子技术专业简介 本专业培养德、智、体、美全面发展，具有良好职业道德和人文素养，掌握微电子学基础知识，具备集成电路设计、生产、应用开发及营销等能力，从事集成电路设计、FPGA 应用与开发、集成电路生产、电子产品开发以及 IC 产品营销和技术支持等工作的高素质技术技能人才。
主干课程：电子技术基础、集成电路工艺原理、集成电路封装与测试基础、硬件描述语言(Verilog/VHDL)、数字系统设计、IC 设计方法、数字系统 CAD、FPGA 应用开发、集成电路版图设计等。
本专业学生毕业后可在集成电路制造厂家、集成电路设计中心以及通信和计算机等信息科学技术领域从事开发和研究工作。
微电子技术专业就业方向有哪些 就业方向：电子类企事业单位：半导体集成电路芯片制造、产品检测、产品封装、版图设计、质量控制、生产管理、设备维护及技术研发。
学生可选择到中、高等职业院校从事专业教学和管理工作，或到集成电路制造厂家、集成电路设计中心以及通信和计算机等信息科学技术领域从事研究、开发及管理等工作，也可选择微电子科学与工程、固体电子学、通信、计算机科学等学科继续深造，攻读硕士研究生。
微电子技术专业主要职业能力 1.具备对新知识、新技能的学习能力和创新创业能力;
2.具备熟练使用通用电子仪器、仪表及集团电路相关测试设备的能力;
3.具备电子系统组装调试能力;
4.具备从事集成电路应用推广工作的能力和销售能力;
5.掌握数字系统 Verilog/VHDL 编程及调试技能;
6.掌握集成电路前端(逻辑综合)/后端工具(自动布局布线)的使用方法;
7.掌握集成电路版图工具的使用方法;
8.掌握 FPGA 设计工具的使用方法;
篇5
关键词:软件行业;集成电路行业;影响因素;发展方向
中图分类号:TP31 文献标识码:A文章编号:1007-9599 (2010) 07-0000-01
Software Industry and IC Industry under New Age
Shi Zhenqian
(Hangzhou Synway Digital Information Technology Co., Ltd.,Hangzhou310012,China)
Abstract:The software industry and integrated circuit industry is the core of information industry,the technology level and scale of comprehensive national strength is an important landmark.At present, China's software industry and IC industry is in a critical development period,but the current industrial policy is still not perfect,and part of the policy has not suited to the current situation,therefore the need to intensify and perfect the relevant support policies,and increasing support efforts,starting from the root of the problem,take good for the software industry and IC industry development.
Keywords:Software industry;IC industry;Factors;Development
到去年年末,我国内地在全球集成电路产业总销售额中的比例已超过10%,从而提前实现了国家“十一五”规划提出的“到2010年国内集成电路产业规模占全球8%份额”的目标。但与发达国家相比,差距依然很大。因此需要找到阻碍行业发展的因素,找到软件与集成电路产业的正确的发展方向。
为加强中国集成电路行业管理,开展集成电路各种交流和协作活动,维护企业的合法权益,实现集成电路开发工程化、集成电路产品商品化、集成电路管理科学化和集成电路经营企业化,在政府和行业组织、企事业单位之间发挥桥梁纽带作用,为促进全国各地集成电路产业的快速发展。
二、新时代下软件行业与集成电路行业的现状
我国的软件行业和集成电路产业地区间发展差异较显著,大部分的企业都分布在经济文化相对发达的长三角和珠三角地区。全国有85%的软件产业和95%以上的集成电路产业的销售收入集中在这两个地区。中西部地区软件和集成电路产业,依赖个别省市中心城市带动,如西安、成都、长沙和武汉等。
(一)在软件业方面
产业规模位居全国首位的是北京,企业产值和就业人数占全国总量的1/3。广东的软件业仅次于北京。上海、浙江、山东三省市软件产业规模相当。以上省市的软件业销售收入占全国的比重超过75%。另外,软件产业正在发生着由销售向服务的转变。以Linus为代表的共享软件的出现,促使软件由垄断封闭型向社会开放型的方向演化,这种新的趋势迫切要求不甘落后的国家,必须尽快提高自己的软件开发实力,壮大自己的软件产业,这样才在未来经济和产业之林中占有一席之地。
(二)在集成电路产业方面
国内最主要的集成电路基地是长三角地区,聚集了全国近一半的集成电路设计企业和制造企业,另外还有4/5的封装测试企业。珠三角地区则依托强大的计算机产品制造能力,形成了有一定特色的集成电路设计企业群。另外,集成电路制造技术已推进到深亚微米领域,这一领域的特点是加工微细化,硅片大直径化,加工环境、设备及材料超净化。因此,我国的集成电路产业将迎来新的挑战,只有不断的攻破技术难题,不断的创新才能创造出新的局面。
三、影响软件行业与集成电路行业发展的因素
软件行业与集成电路行业是集知识密集型、资金密集型、人才密集型为一体的高新技术产业,是信息产业的先导和基础,因而国际间的竞争也日益激烈。与美、日、欧等许多发达国家和地区相比,我国核心基础产业存在不小的差距,主要表现在企业规模不协调,技术、资金和管理水平与大的跨国公司差距较大,政策环境不够完善等方面。
(一)软件业方面
软件业比重偏低,从软硬件产业构成关系看,我国软件业与硬件规模的比例系是1:2,而这个比例在信息产业发达的国家一般不低于1:1。例如美国正好与我国相反,软件业规模是硬件业规模的2倍。其次,软件产品的本国供应率偏低。国产软件产品的市场份额仅占我国软件产品市场的1/3。其次,关键领域的自主研发严重不足。
(二)集成电路产业方面
首先是市场需求规模大,自给供应能力弱。从产量上看,国产的集成电路产品仅能满足25%~30%的国内市场需求;且国产的多为低端产品,大量集成电路产品需要出口到海外进行再设计和加工。再者,产业内各环节比例关系不合理,致使集成电路设计发展滞后。在集成电路产业链上的设计、制造和封装测试3个环节中,我国集成电路封装测试业所占比重高于设计业与制造业。那么,如果国内集成电路设计企业没有足够的能力来满足下游环节的生产要求,久而久之,国内集成电路制造和封装测试厂家也只能在产业链下游被动地为国外厂商代工。
三、新时代下软件行业与集成电路行业的发展方向
(一)在关键技术领域确保足够的投入强度
为了实现产业技术赶超,就要在关键技术领域进行集中、高强度且持续的投资。未来的一段时期内,伴随着我国集成电路产业规模继续扩张,投资力度还应有所加强。在保证产业投资总量的同时,还必须确保必要的研发经费投入。
(二)充分发挥国家在引导社会资本参与关键技术研发方面的能动作用
软件和集成电路产业上游基础性与关键性领域的研发,其资金需求量大、风险高,而社会资本通常不具备进入这些领域的实力,也缺乏进入这些领域的主动性。只有政府的强力介入,才有可能吸引并且带动更多的民间资本对关键技术研发的投资。
(三)加快培育大企业
我国软件和集成电路的企业虽然数量众多,但缺少世界级的大企业。因此当务之急就是要集中投资,加快培育有综合性技术实力和国际竞争力、能带动产业发展的大企业。
综上所述,软件行业与集成电路行业的从业人员要努力提高设计能力,找准市场需求,融入世界上最新有关集成电路的创新成果,尽快缩短我国与世界先进水平的差距。我们期待着我国的厂商能够在不久后在这两个领域中拥有自主产权和广泛的应用。
参考文献:
[1]杨继省.加入WTO后我国集成电路及软件的保护[J].法学论坛,2000年15期
篇6
[关键词]芯片封装技术技术特点
我们经常听说某某芯片采用什么什么的封装方式，在我们的电脑中，存在着各种各样不同处理芯片，那么，它们又是采用何种封装形式呢?并且这些封装形式又有什么样的技术特点以及优越性呢?在本文中，作者将为你介绍几个芯片封装形式的特点和优点。
一、DIP双列直插式封装
DIP是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。
DIP封装具有以下特点：(1)适合在PCB(印刷电路板)上穿孔焊接，操作方便。(2)芯片面积与封装面积之间的比值较大，故体积也较大。Intel系列CPU中8088就采用这种封装形式，缓存和早期的内存芯片也是这种封装形式。
二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装
QFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。PFP方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。
QFP/PFP封装具有以下特点：(1)适用于SMD表面安装技术在PCB电路板上安装布线。(2)适合高频使用。(3)操作方便，可靠性高。(4)芯片面积与封装面积之间的比值较小。Intel系列CPU中80286、80386和某些486主板采用这种封装形式。
三、PGA插针网格阵列封装
PGA芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2~5圈。安装时，将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸，从486芯片开始，出现一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。
ZIF是指零插拔力的插座。把这种插座上的扳手轻轻抬起，CPU就可很容易、轻松地插入插座中。然后将扳手压回原处，利用插座本身的特殊结构生成的挤压力，将CPU的引脚与插座牢牢地接触，绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起，则压力解除，CPU芯片即可轻松取出。PGA封装具有以下特点：(1)插拔操作更方便，可靠性高。(2)可适应更高的频率。Intel系列CPU中，80486和Pentium、PentiumPro均采用这种封装形式。
四、BGA球栅阵列封装
随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk”现象，而且当IC的管脚数大于208Pin时，传统的封装方式有其困难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片(如图形芯片与芯片组等)皆转而使用BGA封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。BGA封装技术又可详分为五大类：(1)PBGA基板：一般为2~4层有机材料构成的多层板。Intel系列CPU中，PentiumII、III、IV处理器均采用这种封装形式。(2)CBGA基板：即陶瓷基板，芯片与基板间的电气连接通常采用倒装芯片的安装方式。Intel系列CPU中，PentiumI、II、PentiumPro处理器均采用过这种封装形式。(3)FCBGA基板：硬质多层基板。(4)TBGA基板：基板为带状软质的1~2层PCB电路板。(5)CDPBGA基板：指封装中央有方型低陷的芯片区。
BGA封装具有以下特点：(1)I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率。(2)虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能。(3)信号传输延迟小，适应频率大大提高。(4)组装可用共面焊接，可靠性大大提高。
BGA封装方式经过十多年的发展已经进入实用化阶段。1987年，日本西铁城公司开始着手研制塑封球栅面阵列封装的芯片。而后，摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年，摩托罗拉率先将BGA应用于移动电话。同年，康柏公司也在工作站、PC电脑上加以应用。直到五六年前，Intel公司在电脑CPU中(即奔腾II、奔腾III、奔腾IV等)，以及芯片组中开始使用BGA，这对BGA应用领域扩展发挥了推波助澜的作用。目前，BGA已成为极其热门的IC封装技术，其全球市场规模在2000年为12亿块，预计2005年市场需求将比2000年有70%以上幅度的增长。
五、CSP芯片尺寸封装
随着全球电子产品个性化、轻巧化的需求蔚为风潮，封装技术已进步到CSP。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比晶粒大不超过1.4倍。
CSP封装又可分为四类：(1)传统导线架形式，代表厂商有富士通、日立、Rohm、高士达等等。(2)硬质内插板型，代表厂商有摩托罗拉、索尼、东芝、松下等等。(3)软质内插板型，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气(GE)和NEC。(4)晶圆尺寸封装：有别于传统的单一芯片封装方式，WLCSP是将整片晶圆切割为一颗颗的单一芯片，它号称是封装技术的未来主流，已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。
CSP封装具有以下特点：(1)满足了芯片I/O引脚不断增加的需要。(2)芯片面积与封装面积之间的比值很小。(3)极大地缩短延迟时间。CSP封装适用于脚数少的IC，如内存条和便携电子产品。未来则将大量应用在信息家电、数字电视、电子书、无线网络WLAN/GigabitEthemet、ADSL/手机芯片、蓝芽等新兴产品中。
六、MCM多芯片模块
篇7
[关键词]芯片 封装技术 技术特点
我们经常听说某某芯片采用什么什么的封装方式,在我们的电脑中,存在着各种各样不同处理芯片,那么,它们又是采用何种封装形式呢?并且这些封装形式又有什么样的技术特点以及优越性呢?在本文中,作者将为你介绍几个芯片封装形式的特点和优点。
一、DIP双列直插式封装
DIP是指采用双列直插形式封装的集成电路芯片,绝大多数中小规模集成电路(IC)均采用这种封装形式,其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚,需要插入到具有DIP结构的芯片插座上。当然,也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心,以免损坏引脚。
DIP封装具有以下特点:(1)适合在PCB(印刷电路板)上穿孔焊接,操作方便。(2)芯片面积与封装面积之间的比值较大,故体积也较大。Intel系列CPU中8088就采用这种封装形式,缓存和早期的内存芯片也是这种封装形式。
二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装
QFP封装的芯片引脚之间距离很小,管脚很细,一般大规模或超大型集成电路都采用这种封装形式,其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔,一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点,即可实现与主板的焊接。用这种方法焊上去的芯片,如果不用专用工具是很难拆卸下来的。PFP方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形,而PFP既可以是正方形,也可以是长方形。
QFP/PFP封装具有以下特点:(1)适用于SMD表面安装技术在PCB电路板上安装布线。(2)适合高频使用。(3)操作方便,可靠性高。(4)芯片面积与封装面积之间的比值较小。Intel系列CPU中80286、80386和某些486主板采用这种封装形式。
三、PGA插针网格阵列封装
PGA芯片封装形式在芯片的内外有多个方阵形的插针,每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少,可以围成2~5圈。安装时,将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸,从486芯片开始,出现一种名为ZIF的CPU插座,专门用来满足PGA封装的CPU在安装和拆卸上的要求。
ZIF是指零插拔力的插座。把这种插座上的扳手轻轻抬起,CPU就可很容易、轻松地插入插座中。然后将扳手压回原处,利用插座本身的特殊结构生成的挤压力,将CPU的引脚与插座牢牢地接触,绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起,则压力解除,CPU芯片即可轻松取出。PGA封装具有以下特点:(1)插拔操作更方便,可靠性高。(2)可适应更高的频率。Intel系列CPU中,80486和Pentium、Pentium Pro均采用这种封装形式。
四、BGA球栅阵列封装
随着集成电路技术的发展,对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性,当IC的频率超过100MHz时,传统封装方式可能会产生所谓的“CrossTalk”现象,而且当IC的管脚数大于208 Pin时,传统的封装方式有其困难度。因此,除使用QFP封装方式外,现今大多数的高脚数芯片(如图形芯片与芯片组等)皆转而使用BGA封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。
BGA封装技术又可详分为五大类:(1)PBGA基板:一般为2~4层有机材料构成的多层板。Intel系列CPU中,Pentium II、III、IV处理器均采用这种封装形式。(2)CBGA基板:即陶瓷基板,芯片与基板间的电气连接通常采用倒装芯片的安装方式。Intel系列CPU中,Pentium I、II、Pentium Pro处理器均采用过这种封装形式。(3)FCBGA基板:硬质多层基板。(4)TBGA基板:基板为带状软质的1~2层PCB电路板。(5)CDPBGA基板:指封装中央有方型低陷的芯片区。
BGA封装具有以下特点:(1)I/O引脚数虽然增多,但引脚之间的距离远大于QFP封装方式,提高了成品率。(2)虽然BGA的功耗增加,但由于采用的是可控塌陷芯片法焊接,从而可以改善电热性能。(3)信号传输延迟小,适应频率大大提高。(4)组装可用共面焊接,可靠性大大提高。
BGA封装方式经过十多年的发展已经进入实用化阶段。1987年,日本西铁城公司开始着手研制塑封球栅面阵列封装的芯片。而后,摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年,摩托罗拉率先将BGA应用于移动电话。同年,康柏公司也在工作站、PC电脑上加以应用。直到五六年前,Intel公司在电脑CPU中(即奔腾II、奔腾III、奔腾IV等),以及芯片组中开始使用BGA,这对BGA应用领域扩展发挥了推波助澜的作用。目前,BGA已成为极其热门的IC封装技术,其全球市场规模在2000年为12亿块,预计2005年市场需求将比2000年有70%以上幅度的增长。
五、CSP芯片尺寸封装
随着全球电子产品个性化、轻巧化的需求蔚为风潮,封装技术已进步到CSP。它减小了芯片封装外形的尺寸,做到裸芯片尺寸有多大,封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍,IC面积只比晶粒大不超过1.4倍。
CSP封装又可分为四类:(1)传统导线架形式,代表厂商有富士通、日立、Rohm、高士达等等。(2)硬质内插板型,代表厂商有摩托罗拉、索尼、东芝、松下等等。(3)软质内插板型,其中最有名的是Tessera公司的microBGA,CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气(GE)和NEC。(4)晶圆尺寸封装:有别于传统的单一芯片封装方式,WLCSP是将整片晶圆切割为一颗颗的单一芯片,它号称是封装技术的未来主流,已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。
CSP封装具有以下特点:(1)满足了芯片I/O引脚不断增加的需要。(2)芯片面积与封装面积之间的比值很小。(3)极大地缩短延迟时间。CSP封装适用于脚数少的IC,如内存条和便携电子产品。未来则将大量应用在信息家电、数字电视、电子书、无线网络WLAN/GigabitEthemet、ADSL/手机芯片、蓝芽等新兴产品中。
六、MCM多芯片模块
篇8
【键词】集成电路 检测技术 维护方法
引言：
集成电路（IC）作为微型的电子部件，在运行中不仅具有较高的可靠性，而且能够使电气设备的性能更好地发挥出来。由于集成电路所消耗的成本低，而且便于安装和调试，因此在电气设备中广泛使用。目前的集成电路在设计上，对电路连接的各种元器件的集成度更高，使得引出脚的数量也越来越多。如果集成电路在运行中发生故障，就会面临着检修问题，其中集成电路的检测技术是需要重视的。
一、集成电路的测试技术
集成电路是电子电路，从其组成来看，是由包括电阻、电感、晶体管以及电容等等的微型元器件所构成。这些元器件在加工和制作都具有一定的工艺水准，使用电路连接的同时，将这些元器件的组合制作为半导体晶片封装在专门的管壳中。当集成电路处于运行状态的时候，要注重分析集成电路的参数，即电参数和极限参数。电参数是在集成电路运行中，处于电压定值的情况下，集成电路的电流运行状况以及所输出的最大功率值；极限参数是指各项参数的极限值，包括电压的极限值、功能消耗的极限值、环境温度的极限值等等。同时，还要对集成电路的引脚进行分析。集成电路的引脚根据电流所发挥的功能不同而发挥着不同的作用，也因此而对引脚外的电路设计就会有所不同。
二、集成电路的故障测试技术以及维护技术
集成电路的微型结构能够促使其所要发挥的各种功能得到满足。集成电路将各种元件组合为一个整体后，就构成了一个具有综合性能的电路，元器件的兼容性使得集成电路的各种性能得以充分发挥。特别是集成电路的微型化设计、智能化发展，使其运行中获得了一定的保障。但是，当集成电路在应用领域中发挥作用的同时，也会由于各种原因而导致故障发生，严重影响了集成电路的功能性有效发挥。这就需要对
1、确认信号输入和输出的引脚。集成电路运行中，要能够明确信号输入的引脚，之后才可以对集成电路的输入信号进行处理。输出信号是通过引脚而进入到外电路当中，在进行维护的时候，要对信号的输出质量进行检查。
2、对电源引脚状况进行检查。当电源的引脚都没有出现直流电压的时候，就要对电源的引脚进行检查，同时对电路中所存在的引脚直流电压使用内阻测量工具及西宁见擦，以避免由于引脚电压问题而引发测量不准确。
3、集成电路的损坏元件可以用元件替代。如果集成电路出现了故障，且是由电路元件所造成的，如果没有元件的情况下，可以采用加接的方法进行处理。在元器件的选择上，以功率小的元件为主，其要注意电路连接的时候可以出现寄生耦合的现象。
4、对集成电路运行中的散热问题要高度注意。在对功率比较大的电路进行检查的时候，如果改各个电源电路是等同的，就要检查集成电路运行中的散热问题。当集成电路处于大功率运行状态的时候，要注意必须要安装散热器，也可以是风扇。如果集成电路的功率很大，还可以采用热辐射的方式进行散热，也可以通过液冷的方式进行散热处理。
5、集成电路检测中要注意静电冲击的影响。在对集成电路进行检测的时候，如果存在电路损坏的现象，就要注意采取技术措施以避免静电冲击而对电路造成不良印象。通常而言，集成电路所使用的电路为CMOS电路或者是TTL电路，电路所连接的是功率消耗非常少的元器件。但是，当集成电路处于运行状态的时候，在人体静电的冲击下甚至会超过1000伏。这个数字已经远远地超出了电路所承受的极限范围，因此而导致电路损坏。
篇9
关键词： 三维集成电路； 三维晶圆级封装； 三维堆叠技术； 三维片上系统
中图分类号： TN431.2?34 文献标识码： A 文章编号： 1004?373X（2014）06?0104?04
依靠减小特征尺寸来不断提高集成度的方式因为特征尺寸越来越小而逐渐接近极限，而三维芯片则是继续延续摩尔定律的最佳选择[1]。理想的三维芯片是在硅片上交替的制造器件层和布线层，由于难度较大，现阶段基本无法实现。目前的三维芯片，本质上是封装技术的一种延伸，是将多个裸晶片（die）堆叠起来，这种技术允许基本电路元件在垂直方向堆叠，而不是仅仅在平面互连。三维芯片的主流技术有两种：SOI技术[2]和纯硅技术[3]，TSV最小间距可达6 mm，最小直径可达2 mm，即将走向量产阶段，成为主流技术[4]。
三维芯片优势很多，除了明显的提高集成度之外，更小的垂直互连，还可提高互连速度和减小最长全局连线。同时，连线的缩短会减少长连线上中继器的数量，从而减少功耗[5]。因为堆叠的晶片可以是不同工艺的，三维芯片非常符合片上系统（System?on?Chip，SoC）的需求，生产异构的复杂系统。三维芯片符合未来的高性能计算和多核/众核处理器的需求。目前IBM和Intel都纷纷在众核处理器中试用三维堆叠技术，如IBM的Cyclops系统[6]和Intel的万亿次计算系统[7]。
1 三维互连技术定义
为了能够对三维技术的前景有个更清晰的了解，首先需要确定三维技术的定义，并给众多的技术一个明确的分类[8]。组成电子系统的基本模块为晶体管、二极管、被动电路元件、MEMS等。通常电子系统由两部分组成：基本模块和用于连接它们的复杂的互连系统。互连系统是分级别的，从基本模块之间窄而短的连线到电路块之间的长连线。设计良好的集成电路，线网会分为本地互连线、中层互连线和顶层互连线。电路也是分级别的，则从晶体管、逻辑门、子电路、电路块到最后的带引脚的整电路。如今被称为三维技术的，是一种特别的通孔技术，这种技术允许基本电路元件在垂直方向堆叠，而不是仅仅在平面互连。这是三维集成技术的最显著特征，它带来了单位面积上的高集成度。三维互连技术，指的是允许基本电子元件垂直堆叠的技术。这里的基本电子元件指的是基本电子器件，例如晶体管、二极管、电阻、电容和电感。三维互连技术相关的一些定义见表1。
表1 三维互连技术的定义及特征
3D?Packaging（3D?P）：使用传统包装技术的三维集成，例如引线键合（wirebonding），层叠封装（package?on?package stacking）或嵌入PCB板。
3D?Wafer?Level?Packaging（3D?WLP）：使用晶圆级封装技术的三维集成，在晶圆制造之后进行，例如倒装封装、fan?in和fan?out重构晶圆级封装。
3D?System?on?Chip（3D?SoC）：做为片上系统（System?on?Chip，SoC）设计的电路，但是用堆叠的多层晶片实现的。三维互连直接连接不同晶片上的电路块。这种互连是全局级别的互连，可以允许大量的使用IP块。
3D?Stacked?Integrated?Circuit（3D?SIC）：允许三维堆叠栈中的不同层的电路块之间有直接的互连，这种互连是顶层和中层级别的互连线。这种三维堆叠栈由一系列的前段工艺（器件）和后段工艺（互连线）的交替堆叠而成的。
3D?Integrated?Circuit（3D?IC）：由各种有源器件直接堆叠而成。这里的互连是本地级的。这种三维堆栈是由器件和互连线混合堆叠而成的。
在上述介绍了很多实现三维互连的技术。其中备受关注的一个是硅通孔TSV技术，这个技术被广泛的用于3D?WLP， 3D?SoC和 3D?SIC的互连线中。
硅通孔（Through Silicon Via，TSV），也叫硅穿孔，是一种穿透硅晶圆的器件层的垂直电连接[3]。具体的说，TSV就是用来连通晶圆上下两边的通孔，在通孔中灌注导体形成连线。灌注的导体可以根据其具体工艺来确定，如导电材料铜、钨以及多晶硅，并用绝缘层（常为二氧化硅）将TSV导电材料与基底隔离开。这层绝缘层也确定了TSV主要的寄生电容及热性能。TSV导体与通孔壁之间镀有一层很薄的阻碍层（如钽），用来阻止导体中的金属原子向硅基底渗透。TSV通孔的形成有Bosch深反应性离子蚀刻（Bosch Deep Reactive Ion Etching，Bosch DRIE）、雷射钻孔（laser drilling）、低温型深反应性离子蚀刻（cryogenic DRIE）和各种湿式蚀刻（等向性和非等向性蚀刻）技术。在通孔形成的工艺上，特别强调其轮廓尺寸一致性，导孔不能有残渣，且通孔的形成必须满足相当高的速度要求。
有很多方法可用于实现基于TSV的3D?SIC和3D?WLP，不过大致都划分为如下工序：硅通孔阶段、晶圆减薄、薄晶圆处理和背部处理、三维键合。这些工序的顺序可能不同，会产生一系列的工艺流程。这些工艺流程可以按照四种特征来分类，具体如下：
（1） 按照TSV过程与器件扩散过程的先后顺序（见图1）。先通孔：通孔工艺在前段工艺（Front?End of Line，FEOL）之前；采用这种技术使用的导电材料需要承受后段工艺的高温热冲击（常大于1 000 oC），所以只能选择多晶硅为通孔材料；中通孔：通孔工艺在前段工艺FEOL器件制造之后，但是在后段工艺（back?end of line，BEOL）互连线之前；后通孔：通孔工艺在后段工艺之后，或与互连线工艺集成在一起进行；采用这种技术可以使用金属材料如铜和钨。
（2） 根据TSV工艺与三维键合工艺的顺序来划分：TSV工艺在三维键合工艺之前或者之后。
（3） 根据晶圆减薄与三维键合工艺的顺序来划分：晶圆减薄工艺在三维键合工艺之前或者之后。
（4） 根据三维键合工艺来划分：分为晶圆到晶圆（Wafer?to?Wafer，W2W）[9]键合、晶片到晶圆（Die?to?Wafer，D2W）[10?11]键合、晶片到晶片（Die?to?Die，D2D）[12?14]键合三种。采用的晶圆键合方法，包括：氧化物融熔键合（oxide fusion bonding）、聚合物黏着键合（polymer adhesive bonding） 、金属?金属键合（metal?metal bonding）。其中，金属?金属键合又可分为：金属融熔键合（metal fusion bonding）和金属共晶键合 （metal eutectic bonding），如：铜锡共晶（Cu?Sn eutectic）等。
以上是按照四种主要的特征来划分，除此以外，还可以按照另外的特征来划分，例如F2F（face?to?face）键合或者B2F（back?to?face）键合等。上面定义的通用流程特征可应用于3D?WLP和3D?SIC的顶层互连线和中层互连线。
对于3D?WLP TSV技术，后通孔的路径是最重要的，它在三维键合之前完成，可以是前面TSV（TSV与互连线在器件的同侧）或者是背面TSV（TSV在器件背面）。这些方法不仅仅可以用于平常的半导体技术，而且可以用于无源器件或者混合信号模块。另外，与TSV相关的问题还包括成品率、TSV可靠性、TSV寄生效应、TSV冗余、热通孔等问题，均是研究热点。
2 三维技术蓝图
依据上文的三维互连线级别和三维工艺的定义，给出了每个级别的TSV的发展蓝图如表2，表3所示[8]。对于3D?SIC，它分两个互连线级别，具体如下：顶层互连线级别的3D?SIC和3D?SoC。这种技术允许W2W， D2W和D2D堆叠。这种三维TSV工序一般与硅晶圆的制造生产线集成在一起，而三维键合工序一般在硅工序之外。中层互连线级别的3D?SIC，例如小电路块的三维堆叠。这种技术一般是W2W堆叠。三维TSV工序与三维键合工序都集成在硅制造生产线之中。
表2 顶层互连线级别的3D?SIC/3D?SoC发展蓝图
Intel认为三维芯片是未来芯片的发展趋势，它会带来架构的极大改变，未来即将迈入三维时代。Intel实验室与台湾工研院有合作开发采用三维芯片架构的低功耗内存技术，该技术将来可应用在百万级计算、超大规模云数据中心等大型系统以及智能手机、Ultrabook、平板计算机等移动系统中。Amkor公司和位于比利时的纳米电子和纳米技术研究中心IMEC，将合作开发成本效益高的基于晶圆级三维集成技术。许多公司如IBM；Amkor，Intel，IMEC，Samsung，Qimonda AG，德州仪器、Tessera，Tezzaron，Ziptronix，Xanoptix，ZyCube都在研究三维集成技术；TSMC（台湾）、Tezzaron、特许（新加坡）已有晶圆厂宣布有意将TSV技术量产，这些都是三维技术走向量产阶段、成为主流技术的前兆。
表3 中层互连线级别的3D?SIC发展蓝图
3 三维集成技术面临的挑战
成功的发展三维集成电路是一个综合复杂的问题，这个过程中面临多种挑战，需要克服很多问题。本文列出了几个最关键的问题，具体如下：
（1） 技术限制。三维集成技术的工艺还不完善。现在比较成熟的技术我们俗成2.5D，采用的bond?pad方式连线的晶圆级封装技术。基于TSV的三维堆叠技术目前已能实现，但是尚未大规模量产和一个完整的量产方案。例如是先通孔还是后通孔，三维集成是采用原有的设备改装还是全新的技术，是否会产生一种全新的三维集成厂，负责专门的三维集成工作，这些各个公司都有自己的研究方案，但尚未形成成熟的技术路线。
（2） 测试问题。测试技术也面临挑战，传统测试技术是针对单层系统设计的，未提供针对多层芯片集成的整体系统测试技术。
（3） 三维互连的设计问题。三维互连设计的问题主要表现在：第一，三维芯片中个各层可能是采用不用工艺完成的，要综合的对不同的层进行互连设计难度很大。现在常用的方法是，先进行一个三维划分，然后再进行各个层内的设计；第二，跨越几个层的全局互连线，例如时钟和电源电路，均需要重新考虑设计问题。
（4） 散热问题。在二维集成电路中，芯片发热已经对电路性能和可靠性产生了重要影响，采用三维工艺后，有源器件集成密度的大幅提升促使芯片功耗剧增，加之芯片内部使用的电介质填充材料导热性能不佳，种种不利因素使得三维集成电路芯片散热问题雪上加霜，散热问题成为集成电路物理设计中必须首先考虑的难点问题之一。目前也提出了很多解决热量问题的方案，但是并没有一个公认的完善的解决方案。
（5） CAD工具问题。集成电路的计算机辅助设计作为芯片设计的关键技术，对芯片性能、功耗、工作温度、设计?制造通过率等都有着巨大影响，是三维集成电路发展的基石。过去几年来三维集成工艺的发展成熟，使得人们已开始在三维集成电路方面开展积极的探索，但是目前的三维集成电路的CAD软件尚不完善，大部分均为现有的二维CAD软件的简单扩展，还没有一个通用的全面的软件。
4 结 语
CMOS集成电路发展至今，传统二维（2D）平面集成工艺已达集成密度极限，为了提升芯片性能，集成更多晶体管，就必须增加芯片尺寸，而芯片尺寸增加带来全局互连距离的延长，从而引发了更严峻的互连问题：延时增加、噪声、信号串扰问题不断加剧限制了数据总线带宽，互连问题成为二维集成电路的瓶颈。要克服互连线带宽限制，必须实质性地改变设计方法。
三维集成电路是传统二维集成电路从传统平面集成方式向垂直方向立体集成方式的延伸。三维集成电路的优势在于：多层器件重叠结构使芯片集成密度成倍提高；TSV结构使互连长度大幅度缩短，提高传输速度并降低了功耗；重叠结构使单元连线缩短，并使并行信号处理成为可能，提高了芯片的处理能力；多种工艺，如CMOS、MEMS、SiGe、GaAs混合集成，使集成电路功能多样化；减少封装尺寸，降低设计和制造成本。本文给出了三维技术的定义，并给众多的三维技术一个明确的分类，包括三维封装（3D?P）、三维晶圆级封装（3D?WLP）、三维片上系统（3D?SoC）、三维堆叠芯片（3D?SIC）、三维芯片（3D?IC）。给出了比较有应用前景的几种技术，三维片上系统和三维堆叠芯片的技术蓝图。最后，分析了三维集成电路存在的一些问题，包括技术问题、测试问题、散热问题、互连线问题和CAD工具问题，并指出了未来的研究方向。
参考文献
[1] BANSAL S. 3?d stacked die： Now or future？[C]// Proceedings of Design Automation Conference. [S.l.]： DAC， 2010： 298?299.
[2] KOESTER S J. Wafer?level 3d integration technology [J]. IBM Journal of Research and Development， 2008， 52（6）： 583?597.
[3] PATTI R S. Three?dimensional integrated circuits and the future of system?on?chip designs [J]. Proceedings of the IEEE， 2006， 94（6）： 1214?1224.
[4] PAVLIDIS V F， FRIEDMAN E G. Interconnect?based design methodologies for three?dimensional integrated circuits [J]. Proceedings of the IEEE， 2009， 97： 123?140.
[5] ZHANG R， ROY K， KOH C?K， JANES D B. Stochastic interconnect modeling， power trends， and performance characterization of 3?d circuits [J]. IEEE Transactions on Electron Devices， 2001， 48（4）： 638?652.
[6] ZHANG Y. A study of the on?chip interconnection network for the ibm cyclops64 multi?core architecture [C]// Proceedings of Parallel and Distributed Processing Symposium. [S.l.]： PDPS， 2006： 10?14.
[7] Anon. Addressing the challenges of tera?scale computing [J]. Intel Technology Journal， 2009，13（4）： 1?11.
[8] Anon. International technology roadmap for semiconductors [R/OL]. [2013?07?02]. http：// .
[9] TAOUIL M， HAMDIOUI S. Yield improvement for 3d wafer?to?wafer stacked memories [J]. Journal of Electronic Testing?Theory and Applications， 2012， 28（4）： 523?534.
[10] CHOI W K. A novel die to wafer （d2w） collective bonding method for mems and electronics heterogeneous 3D integration [C]. Proceedings of 2010 60th Electronic Components and Technology Conference. [S.l.]： ECTC， 2010： 829?833.
[11] TAOUIL M. Test impact on the overall die?to?wafer 3d stacked IC cost [J]. Journal of Electronic Testing?Theory and Applications， 2012， 28（1）： 15?25.
[12] BOWMAN K A. Impact of die?to?die and within?die parameter variations on the clock frequency and throughput of multi?core processors [J]. IEEE Transactions on Very Large Scale Integration （VLSI） Systems， 2009， 17（12）： 1679?1690.
篇10
关键词：电子科学与技术；实验教学体系；微电子人才
作者简介：周远明（1984-），男，湖北仙桃人，湖北工业大学电气与电子工程学院，讲师；梅菲（1980-），女，湖北武汉人，湖北工业大学电气与电子工程学院，副教授。（湖北 武汉 430068）
中图分类号：G642.423 文献标识码：A 文章编号：1007-0079（2013）29-0089-02
电子科学与技术是一个理论和应用性都很强的专业，因此人才培养必须坚持“理论联系实际”的原则。专业实验教学是培养学生实践能力和创新能力的重要教学环节，对于学生综合素质的培养具有不可替代的作用，是高等学校培养人才这一系统工程中的一个重要环节。[1，2]
一、学科背景及问题分析
1.学科背景
21世纪被称为信息时代，信息科学的基础是微电子技术，它属于教育部本科专业目录中的一级学科“电子科学与技术”。微电子技术一般是指以集成电路技术为代表，制造和使用微小型电子元器件和电路，实现电子系统功能的新型技术学科，主要涉及研究集成电路的设计、制造、封装相关的技术与工艺。[3]由于实现信息化的网络、计算机和各种电子设备的基础是集成电路，因此微电子技术是电子信息技术的核心技术和战略性技术，是信息社会的基石。此外，从地方发展来看，武汉东湖高新区正在全力推进国家光电子信息产业基地建设，形成了以光通信、移动通信为主导，激光、光电显示、光伏及半导体照明、集成电路等竞相发展的产业格局，电子信息产业在湖北省经济建设中的地位日益突出，而区域经济发展对人才的素质也提出了更高的要求。
湖北工业大学电子科学与技术专业成立于2007年，完全适应国家、地区经济和产业发展过程中对人才的需求，建设专业方向为微电子技术，毕业生可以从事电子元器件、集成电路和光电子器件、系统（激光器、太能电池、发光二极管等）的设计、制造、封装、测试以及相应的新产品、新技术、新工艺的研究与开发等相关工作。电子科学与技术专业自成立以来，始终坚持以微电子产业的人才需求为牵引，遵循微电子科学的内在客观规律和发展脉络，坚持理论教学与实验教学紧密结合，致力于培养基础扎实、知识面广、实践能力强、综合素质高的微电子专门人才，以满足我国国民经济发展和国防建设对微电子人才的迫切需求。
2.存在的问题与影响分析
电子科学与技术是一个理论和应用性都很强的专业，因此培养创新型和实用型人才必须坚持“理论联系实际”的原则。要想培养合格的应用型人才，就必须建设配套的实验教学平台。然而目前人才培养有“产学研”脱节的趋势，学生参与实践活动不论是在时间上还是在空间上都较少。建立完善的专业实验教学体系是电子科学与技术专业可持续发展的客观前提。
二、建设思路
电子科学与技术专业实验教学体系包括基础课程实验平台和专业课程实验平台。基础课程实验平台主要包括大学物理实验、电子实验和计算机类实验；专业课程实验平台即微电子实验中心，是本文要重点介绍的部分。在实验教学体系探索过程中重点考虑到以下几个方面的问题：
第一，突出“厚基础、宽口径、重应用、强创新”的微电子人才培养理念。微电子人才既要求具备扎实的理论基础（包括基础物理、固体物理、器件物理、集成电路设计、微电子工艺原理等），又要求具有较宽广的系统知识（包括计算机、通信、信息处理等基础知识），同时还要具备较强的实践创新能力。因此微电子实验教学环节强调基础理论与实践能力的紧密结合，同时兼顾本学科实践能力与创新能力的协同训练，将培养具有创新能力和竞争力的高素质人才作为实验教学改革的目标。
第二，构建科学合理的微电子实验教学体系，将“物理实验”、“计算机类实验”、“专业基础实验”、“微电子工艺”、“光电子器件”、“半导体器件课程设计”、“集成电路课程设计”、“微电子专业实验”、“集成电路专业实验”、“生产实习”和“毕业设计”等实验实践环节紧密结合，相互贯通，有机衔接，搭建以提高实践应用能力和创新能力为主体的“基本实验技能训练实践应用能力训练创新能力训练”实践教学体系。
第三，兼顾半导体工艺与集成电路设计对人才的不同要求。半导体的产业链涉及到设计、材料、工艺、封装、测试等不同领域，各个领域对人才的要求既有共性，也有个性。为了扩展大学生知识和技能的适应范围，实验教学必须涵盖微电子技术的主要方面，特别是目前人才需求最为迫切的集成电路设计和半导体工艺两个领域。
第四，实验教学与科学研究紧密结合，推动实验教学的内容和形式与国内外科技同步发展。倡导教学与科研协调发展，教研相长，鼓励教师将科研成果及时融化到教学内容之中，以此提升实验教学质量。
三、建设内容
微电子是现代电子信息产业的基石，是我国高新技术发展的重中之重，但我国微电子技术人才紧缺，尤其是集成电路相关人才严重不足，培养高质量的微电子技术人才是我国现代化建设的迫切需要。微电子学科实践性强，培养的人才需要具备相关的测试分析技能和半导体器件、集成电路的设计、制造等综合性的实践能力及创新意识。
电子科学与技术专业将利用经费支持建设一个微电子实验教学中心，具体包括四个教学实验室：半导体材料特性与微电子技术工艺参数测试分析实验室、微电子器件和集成电路性能参数测试与应用实验室、集成电路设计实验室、科技创新实践实验室。使学生具备半导体材料特性与微电子技术工艺参数测试分析、微电子器件、光电器件参数测试与应用、集成电路设计、LED封装测试等方面的实践动手和设计能力，巩固和强化现代微电子技术和集成电路设计相关知识，提升学生在微电子技术领域的竞争力，培养学生具备半导体材料、器件、集成电路等基本物理与电学属性的测试分析能力。同时，本实验平台主要服务的本科专业为“电子科学与技术”，同时可以承担“通信工程”、“电子信息工程”、“计算机科学与技术”、“电子信息科学与技术”、“材料科学与工程”、“光信息科学与技术”等10余个本科专业的部分实践教学任务。
（1）半导体材料特性与微电子技术工艺参数测试分析实验室侧重于半导体材料基本属性的测试与分析方法，目的是加深学生对半导体基本理论的理解，掌握相关的测试方法与技能，包括半导体材料层错位错观测、半导体材料电阻率的四探针法测量及其EXCEL数据处理、半导体材料的霍尔效应测试、半导体少数载流子寿命测量、高频MOS C-V特性测试、PN结显示与结深测量、椭偏法测量薄膜厚度、PN结正向压降温度特性实验等实验项目。完成形式包括半导体专业实验课、理论课程的实验课时等。
（2）微电子器件和集成电路性能参数测试与应用实验室侧重于半导体器件与集成电路基本特性、微电子工艺参数等的测试与分析方法，目的是加深学生对半导体基本理论、器件参数与性能、工艺等的理解，掌握相关的技能，包括器件解剖分析、用图示仪测量晶体管的交（直）流参数、MOS场效应管参数的测量、晶体管参数的测量、集成运算放大器参数的测试、晶体管特征频率的测量、半导体器件实验、光伏效应实验、光电导实验、光电探测原理综合实验、光电倍增管综合实验、LD/LED光源特性实验、半导体激光器实验、电光调制实验、声光调制实验等实验项目。完成形式包括半导体专业实验课、理论课程的实验课时、课程设计、创新实践、毕业设计等。
（3）集成电路设计实验室侧重于培养学生初步掌握集成电路设计的硬件描述语言、Cadence等典型的器件与电路及工艺设计软件的使用方法、设计流程等，并通过半导体器件、模拟集成电路、数字集成电路的仿真、验证和版图设计等实践过程具备集成电路设计的能力，目的是培养学生半导体器件、集成电路的设计能力。以美国Cadence公司专业集成电路设计软件为载体，完成集成电路的电路设计、版图设计、工艺设计等训练课程。完成形式包括理论课程的实验课时、集成电路设计类课程和理论课程的上机实践等。
（4）科技创新实践实验室则向学生提供发挥他们才智的空间，为他们提供验证和实现自由命题或进行科研的软硬件条件，充分发挥他们的想象力，目的是培养学生的创新意识与能力，包括LED封装、测试与设计应用实训和光电技术创新实训。要求学生自己动手完成所设计器件或电路的研制并通过测试分析，制造出满足指标要求的器件或电路。目的是对学生进行理论联系实际的系统训练，加深对所需知识的接收与理解，初步掌握半导体器件与集成电路的设计方法和对工艺技术及流程的认知与感知。完成形式包括理论课程的实验课时、创新实践环节、生产实践、毕业设计、参与教师科研课题和国家级、省级和校级的各类科技竞赛及课外科技学术活动等。
四、总结
本实验室以我国微电子科学与技术的人才需求为指引，遵循微电子科学的发展规律，通过实验教学来促进理论联系实际，培养学生的科学思维和创新意识，系统了解与掌握半导体材料、器件、集成电路的测试分析和半导体器件、集成电路的设计、工艺技术等技能，最终实现培养基础扎实、知识面宽、实践能力强、综合素质高、适应范围广的具有较强竞争力的微电子专门人才的目标，以满足我国国民经济发展和国防建设对微电子人才的迫切需求。
参考文献：
[1]刘瑞，伍登学.创建培养微电子人才教学实验基地的探索与实践[J].实验室研究与探索，2004，（5）：6-9.
