硬件设计范文

导语：如何才能写好一篇硬件设计，这就需要搜集整理更多的资料和文献，欢迎阅读由公务员之家整理的十篇范文，供你借鉴。

篇1

关键词：硬件防火墙；CPLD；Max+plusII

1防火墙的硬件实现原理

防火墙通常使用的安全控制手段主要有包过滤、应用型两大类，本文所讨论的是基于包过滤型防火墙。包过滤型防火墙工作在OSI网络参考模型的网络层和传输层，它根据数据包头源地址，目的地址、端口号和协议类型等标志确定是否允许通过。只有满足过滤条件的数据包才被转发到相应的目的地，其余数据包则被从数据流中丢弃（4）。在IEEE802.3局域网协议集的标准以太网中，甚至是引入了载波扩展技术千兆级以太网中，包过滤型防火墙以处理运算速度快和性能安全等一系列特点一直倍受个人和企业的青睐。

2软件实现

本设计运用自顶向下的设计方法，运用GDF图形编辑法和VHDL语言混合编程，具体而言：顶层设计采用图形输入，便于直观分析信号流程走向，底层则用VHDL进行编程输入，便于数据分析和处理。

2.1sep模块

PLD芯片在接收到通讯芯片送来的信号后，首先利用SEP模块对差分输入信号进行数据时钟分离处理，该模块中包含全数字锁相环，以实现从随机的以太网信号中提取时钟的方法.采用鉴频、鉴相并置方法,同时把数字滤波器DFilter子模块融入其中,采用小数分频器FDiv构成数控振荡器,从随机以太网信号中恢复E1时钟信号；

2.2piden模块

接下来的Piden模块则对处理后的数据进行数据包分离，采用了同步数据选择过滤的手段,将不同的数据包送入不同的包代码处理模块进行并行数据筛选;

2.3TCPfilter和ICMPfilter模块

TCPfilter和ICMPfilter模块负责对应封包的安全过滤，并且每个模块均有各自不同的敏感代码。

2.4sync模块

为保证数据过程中前后级之间的数据同步,设计中引入了sync模块.以态网数字同步方式很多，本文采用指针调整算法,根据各filter模块的延时最大值以及对来自初始NE的输入VC与本地产生的输出STM-N帧之间的相位波动进行动态补偿,确保后级输入的信号与时钟上的匹配;

2.5diff模块

最后用diff模块对过滤后的数据和时钟进行数据整合和差分调制输出。

3器件选择和实现

核心芯片可采用EP1K100QC208-3为主芯片，它属于Altera的ACEX1K系列芯片，ACEX1K系列其间的逻辑单元（LE）数从576~4992，采用2.5V低供电电压（5），该芯片和专用配置器件EPC2，共同完成器件的初始化和在线更新，接口芯片采用CY7C64013,它能提供标准USB2.0接口，并且可以提供全速率的通讯服务，网络通讯芯片采用realtek公司的RTL8029AS它采用全双工方式来进行接收以太网数据，非常容易和微处理器接口。该芯片集成了以太网的物理层以及以太网的收发器，数据封包形式完全符合IEEE802.3标准。

4软件仿真

一共发送了3个数据包，其中第一个封包的目的端口中包含敏感端口，其余2个为正常封包.由测试结果我们不难看出:在初始阶段,防火墙有一个初始化过程,这个过程在80ns以内;系统的延时相应在本例中控制在100ns以内;正常数据在经历了防火墙的最大延时后直接输出,不影响其内部任何数据和标志位;在侦测到含有敏感数据的数据包后,防火墙立即对整个数据包做出丢弃处理,并利用网络重发机制要求重发。系统的真实的延时，由各侦测模块敏感库的大小以及sep,piden,diff模块延时之和共同决定.

5结论

该硬件防火墙，通过仿真实践证明，能有效的遏制对系统的攻击行为，并通过在线更新保证其硬件数据库的实时性，同时由CPLD器件部丰富LE资源确保其容量升级的可操作性，且其本身不受攻击包影响，不消耗客户系统资源，使用者只需进行傻瓜式连接即可完成整套系统的安装，极其方便可靠。用户还可根据其实际需要将系统调整成动态包过滤型防火墙，其性能将更加优越。

参考文献：

［1］张亚鹏．防火墙须软硬一体．计算机安全，2004．

篇2

1硬件电路设计

1.1处理器处理器选用TI公司具有超低功耗特性的功能强大的16位MSP430F149单片机，其集成有120kB的FlashMemory和10kB的RAM；集成了定时器、模拟比较器、多功能串行接口、LCD驱动器、16位ADC、12位DAC、看门狗定时器、I/O端口等模块；处理器还集成有CAN网络通信模块，方便电动汽车空调系统与整车控制系统及车载网络系统的通信；通过高效率的精简16位指令结构可以确保任何任务的快速执行，大多数指令可以在一个时钟周期内完成。时钟芯片采用的是Philips公司的低功耗实时时钟芯片PCF8563，它具有1.0~5.5V的大工作电压范围，工作电流仅为0.25μA（VCC=3.0V，250C）左右。整个微处理系统性能稳定、可靠性高、超低功耗，具有很强的实用性。

1.2电源设计电源的可靠性和稳定性是影响空调系统控制器稳定工作的重要因素。由于汽车上各种电气设备很多，各种开关、继电器等动作频繁，造成的电干扰很大，记录仪的工作环境比较恶劣。电动汽车空调系统直接引用车载电源，考虑电源电压波动比较大，为提高电源效率、增加电源可靠性，先采用宽压电源模块DC/DC变换器将车载12~24V直流电变换成5V直流电源，提供给内部电路。本系统采用输入电压在（3～40V）的MC34063A单片式DC/DC变换器，该器件内部包括具有温度补偿的基准电源、比较器、可控占空比振荡器（含有限流电路）、驱动器和大电流输出开关，完全能保证记录仪在汽车恶劣的环境下长期稳定工作，电源稳压部分电路见图3所示。

1.3复位电路设计在系统中，复位电路主要完成系统的上电复位和系统在运行时用户的按键复位功能。本系统采用较简单的RC电路，经使用证明，其复位逻辑是可靠的，其中两级非门电路用于按钮去抖动和波形整形，通过调整限流电阻和滤波电容的参数，可调整复位状态的时间。

1.4数据采集

1.4.1A/D信号采样电路设计系统采用了5路温度传感器，分别采样蒸发器表面温度、车外温度、车内温度、车内湿度及光照强度，还包括1路用户温度调节信号输入A/D采样电路。MSP430处理器利用传感器把温度信号经过12位的模/数转换模块（ADC）转换成数字量，其分辨率为满刻度的0.0245%，即一个5V满刻度的12位ADC模块能够分辨输入电压变化的最小值约为1.2mV，采集精度较高，完全满足汽车空调系统需要。温度传感器采用负温度系数热敏电阻和1个高精度电阻分压即可。另外，在单片机的A/D口串接一个电阻，并接一个到地的滤波电容，增加抗干扰能力。

1.4.2开关信号采集电路设计空调系统开关信号输入主要包括空调A/C开关、出风口模式选择、混合风门控制、鼓风机档位调节等共计13个开关量信号，每一路信号的状态发生变化时，均需要能够及时检测到，为了减轻处理器的频繁查询负担，本系统接入可编程多路开关检测接口集成电路MC33993。

1.4.3网络通讯设计空调系统处理器集成了CAN网络通信模块，包括CAN网控制器和收发器，通过车载网络实时与整车控制系统和仪表LCD显示系统进行通信，故无需扩展电路即可与整车控制系统及仪表显示实现信息共享。

1.5驱动电路设计

1.5.1电动压缩机驱动电路设计电动压缩机通过MSP430的I/O口输出PWM波的极性，在TLP521-1的输出端接反相器74HC14后再送给电机驱动芯片L298的使能输入端ENA来控制电机的转速。L298的两个输出与电机的两端相连，同时要在电机的两端连接4个续流二极管，以免在电机反转和停止时电机内产生强大的冲击电流烧坏电机。电动压缩机驱动电路如图4所示。

1.5.2风门电机驱动电路设计汽车空调混合风门、出风口模式选择风门，其风门位置都由微型步进电机配一个减速器来控制，使风门克服风阻保持特定位置状态。步进电机是4相绕组的，每相绕组采用IRF840场效应管控制，其栅极接MSP430单片机的I/O口，由I/O口发出的方波脉冲控制电机每相绕组的通断，4相步进电机工作在单4拍方式，以ABCD通电换相顺序可得步进电机正传，反之以DCBA反相通电可得步进电机反转。

1.5.3鼓风机驱动电路设计鼓风机速度调节也由MSP430的I/O口输出PWM波来控制，当调节风速旋钮，调速模块向单片机输入0~5V的经分压的模拟信号，单片机通过程序控制PWM输出来改变风速的大小。

2结束语

篇3

1．系统设计

1．1系统结构本文所设计的计算机硬件组装虚拟实验系统采用C/S架构，系统结构如图1所示。在服务器端利用Quest3D封装的交互模型建立虚拟实验系统，并对用户的操作数据进行存储；共享网络可以是建立在机房的局域网络也可以应用互联网络；用户在客户端通过QuestViewer执行硬件组装虚拟应用程序完成计算机硬件组装的三维模拟浏览、虚拟演示、模拟操作等，系统还具有更新功能，通过下载数据库的最新数据，完成虚拟硬件的型号、参数更新。

1．2设计流程根据计算机硬件学习资料内容进行需求分析、虚拟硬件模型设计与动画制作、人机交互设计和性能测试、系统流程设计，在需求分析中结合学生学习特点和教学大纲，确定系统功能模块，对系统的角色、权限、数据库、界面等进行规划；通过对计算机硬件的外形、接口、参数等进行硬件模型设计，应用部分现有3DWarehouse等模型库中的硬件模型提高系统的开发效率，对一些需要进行精细设计的模型可采用Sketchup工具对现有模型进行修改或者是应用3DMAX软件进行制作，再通过Deepexploration软件对模型优化使其达到与现实硬件产品精度、参数的统一；人机交互建立硬件组装场景，利用Quest3D软件进行虚拟实现，完成人与系统的交互功能；最后对系统进行测试，如发现问题进行逐步改进。

1．3模块设计根据系统架构和功能分析，系统模块主要分为计算机硬件理论知识学习模块、硬件组装技能练习模块和系统管理模块。计算机硬件理论知识学习模块是呈现计算机硬件图片和文字说明的理论型模块，该模块主要以理论知识学习和计算机模型浏览为主，学生可以通过客户端从任意角度浏览硬件模型，当鼠标置于模型既定位置时提示硬件信息参数及文字说明。硬件组装技能练习模块是由部分图片、视频等组合而成的人机互动模块，该模块可由学生虚拟实验计算机硬件的组装与匹配，并且能够给出匹配结果和最优选择。系统管理模块是对系统的功能、用户及安全进行管理，系统管理员可增加和删除系统的登录用户，能够对硬件模型进行更新，并且能够对系统应用的各项数据进行监控和数据备份，保护系统的安全。

2．系统实现

2．1交互界面实现计算机组装虚拟实验系统交互界面采用导航栏形式方便用户快速熟悉系统菜单中的各项功能，快捷菜单设计在系统界面的顶部，以隐性树形结构显示，将一级分类显示在主界面顶部，当鼠标点击一级分类下拉出二级分类，当鼠标置于二级分类时标有符号的分类显示三级分类，便于用户依照顺序定位系统功能，在主画面区可显示硬件3D图像，并可用鼠标、键盘、触摸屏等对虚拟硬件进行移动、旋转、放大、缩小，便于用户详细观察硬件的各个细节，同时主显示界面可以播放RMVB、AVI、3GP等格式的视频文件，学生可以选择计算机组装的细节教学视频进行学习。

2．2主要功能实现用户与系统进行交互首先登录系统进入用户登录模块，该模块利用Quest3D中的DBDriverMysql、DBinfo、DBQue-ry、DBValue等连接信道与数据库进行连接，确认用户身份进入系统；其次系统视频演示实验与动画实验功能实现操作界面与人的交互，视频演示是教学模型，教师可以将硬件组装实际操作视频播放给学生观看，动画实验功能是学生通过系统可以在虚拟环境下以动画形式操作计算机各硬件的组装，通过调用Quest3D中的MediaTexture、MediaTextureCom-mand、Trigger、UserInput等信道完成该功能；用户在进行硬件组装虚拟练习时，通过鼠标、键盘、触摸屏等对虚拟环境下的CPU、显卡、内存、电源、主板等进行组装，系统可正确判断各虚拟硬件放置位置是否正确，通过Quset3D中userinput、expressionvalue、setvalue等节点进行实现；在遇到新型硬件时，系统可扩展添加新型硬件的图片、参数，建立虚拟模型，并保存在MySQL模型数据库中。

2．3故障排除交互实现学生在进行计算机硬件组装虚拟实验系统操作时，操作错误系统会弹出错误提示，譬如：在完成计算机硬件组装虚拟实验进行模拟开机时，提示开机错误，并显示显卡错误、声卡错误或者是内存条错误等信息的提示，该功能的实现可采用模拟树的方式进行设计，在模拟树下增加判断型节点，节点内容包括：主板、CPU、显卡、硬盘、内存、光驱、电源、鼠标、键盘、显示器，当任一节点未正确安装，则无法完成计算机虚拟开机，弹出提示框辅助学生找到故障所在，并对故障原因加以解释说明。

3．结束语

篇4

【关键词】tms320dm642；图像采集系统；vport接口；dsp

design is in hardware of image processing

liu li

（liaoning university of science & technology， anshan liaoning 114044， china）

【abstract】it designs the image processing system in the structure of hardware. it adopt the chip of tms320dm642 of ti as the arithmetic platform in aspect of image processing， and select the chip of xc95144 of xilinx as the core of controller that is used to assign into the time-sequence in image collection， and expanded sdram memory to storage the image on the basis of this hardware， thus achieve to deal with the image in real-time. practical application indicates that this method has high accuracy and is rapid enough to satisfy the requirement of real-time acquisition.

【key words】tms320dm642； image acquisition system； vport interface； dsp

图像采集系统在日常生活、军事、工业生产、科研中的作用越来越大.而纸币清分、目标跟踪、干线交通监视等应用也极大地促进了实时图像处理技术的发展。tms320系列为代表的高性能dsp在实时图像处理中也获得了广泛应用[1]，由于图像处理的数据量大，数据处理相关性高，并且具有严格的帧、场时间限制， 如果能通过对dsp和cpld进行软件编程来控制数据采集频率，充分发挥其性能就成为提高整个系统性能的关键。本文介绍的是基于tms320dm642的一种图像采集方法[2]。

1 硬件设计整体结构

纸币图像识别需要依赖于一个稳定可靠、实时性高、抗干扰能力强的硬件系统，这样才能够减轻识别算法的负担，更好的实现整个系统的性能。纸币图像识别的整个系统硬件结构框图如图1：

从图中可以看到：接口电路以上的部分为纸币图像识别系统，以下部分为主控部分。纸币图像采集系统又分成图像采集和dsp其它外设模块部分。其中图像采集包括光源、cis传感器、偏值电路、放大电路、a/d变换、cpld，它所实现的功能是将纸币通过传感器。

图1 系统硬件结构框图

采样、量化后将数据传给dsp的vport接口。dsp的其它模块包括emif接口上的flash和sdram，用来实现程序和数据的存储；i2c接口上的eeprom，用来实现参数的存储；mcbsp接口与uart通信，这样可以与pc机进行通信，实现实时监测；emu接口在开发过程中实现了在线仿真、调试功能。

2 图像采集系统工作原理

图2给出了图像采集接线图， 通过cis图像传感器采集出物体模拟图像信号，并将其转换为电信号，然后将放大的模拟信号经过模数转换器ad9822转换成为标准的数字信号， 送入cpld缓存，最后通过edma通道输入到dsp的ram中，在dsp中进行图像处理和识别[3]。

cpld是图像采集的核心，它控制了整个采集过程的时序。当主机检测到物体后会向cpld发送一个帧同步信号syn，在此同时物体会在传感器的垂直方向上发生移动，主机检测到这个移动量并发送给cpld[4]，这个信号就为物体的行同步plu。

根据控制相应管脚的低电平来控制光源。sp为cis传感器的行同步信号，cp为每个像素的时钟同步，sig是采样后的模拟量输出。每当sp发生从高到低的变化，cis传感器会检测到这个变化，重新计算cp的个数，每收到一个cp时钟信号，就会把相应的传感器件采样得到的电平通过sig管脚发送出去。

实际应用中，我们选用ad9822作为 cis图像传感器进行信号处理的a/d变换芯片。采用三通道运行方式，转换频率可以达到15msps。dsp在上电后初始化期间需要来配置a/d变换器来选择工作模式，对ad9822内部寄存器配置采用3线制串行通信接口，当cpld检测到了syn信号后准备进行图像采集工作，当检测到第一个plu信号开始采集，通过正确控制cis传感器的sp、cp的时序可以输出每一个像素的模拟量sig， 然后再正确控制a/d变换器的clk、adck就可以输出实际像素的数字量用8位数据线输出为d

0-d7，最后控制dsp的vport接口的vctl、vclk时序，把数据读到了dsp内部[5-6]。

图2 图像采集接线图

3 总结

本文通过分析tms320dm642和ad9822工作的特点，提出了一种新的数据采集时序设计，从而针对不同的信号能够根据实际情况对dsp和cpld进行软件编程来控制数据采集频率，提高了系统实时性和稳定性。本系统应该在干线交通监视方面取得了良好的效果。本文作者创新点：本文首先分析了ad工作的时序，通过对 dsp和 cpld进行软件编程来控制ad9822的采集速度，从而达到可以根据实际情况灵活地改变ad9822的数据采集频率，提出了一种新的数据采集时序设计。

【参考文献】

[1]江思敏，刘畅.tms320c6000dsp应用开发教程[m].北京：机械工业出版社，2005.

[2]何苏勤.dsp技术与应用实例[m].北京：清华大学出版社，2002，3.

[3]王水波，宋焕生，王国强，郭亚，郑辉.一种用于车辆测速的数据采集系统[j].计算机工程，2008，34（17）：245-247.

[4]储茂祥.一种纸币识别系统的设计[j].北京：电子技术应用，2004，12：61-62.

[5]刘慧英.基于tms320dm642图像采集处理系统设计及实现[j].机电一体化，2008，2：78-80.

篇5

建筑物现场数据的及时获取是进行智能化分析与控制的基础，如何快速、有效地获取建筑物现场的各类数据成为智能建筑研究的重要领域。智能建筑系统具有测控对象种类多，位置分散，数量大等特点；建筑物监控现场的通讯方式一般采用RS485、LonWorks、以太网等方式，其明显的缺点是现场安装布线繁琐，组网复杂，成本较高，虽然可以使用WIFI通讯，但功耗大，通讯距离短，成本高[1]。随着WSN无线传感网络技术的不断发展，近年来出现了面向现场低成本无线组网应用的ZigBee技术[2]。ZigBee技术具有成本低，可组星型、树型、Mesh网络，功耗低，网络容量大，网络链路建立时间短的优点[3-4]，特别适合用于智能建筑测控终端通讯。本文介绍了基于TI第二代SOCZigBee芯片CC2531的测控终端的总体方案设计和实现方法。

1系统总体设计

智能建筑测控终端是智能建筑系统中的核心子模块之一，它负责采集现场数据，对数据进行初步处理，通过通讯系统向中央智能监控软件传输数据，接受中央监控软件的指令，按照一定的控制策略控制现场电气设备运行。测控终端由MCU与ZigBee收发模块、传感器模块、执行模块、数字输入模块、RS485模块，USB模块，RTC模块、FLASH存储模块，电源模块组成，与相应的传感器和执行器组合可以实现灯光控制，环境控制，安防控制，火灾报警等功能。MCU与ZigBee收发模块实现运算、控制、ZigBee通讯，传感器模块包括温湿度传感器、CO2传感器，用于检测环境温、湿度、二氧化碳浓度，执行器包括继电器输出、声光报警器，数字输入模块用于外接人体感应红外热释传感器、烟雾报警器等，RS485模块用于作为中央空调测控接口，USB模块用于进行维护配置，RTC模块用于产生系统时钟，FLASH存储模块用于保存参数和运行数据，电源模块为市电和电池主备双供电系统，当火灾等原因造成停电时，测控终端还能依靠电池工作。

2硬件设计

2.1MCU与ZigBee收发模块

测控终端的MCU需要具有足够的GPIO，AD，UART等接口，本方案采用TI第二代单芯片SOCZigBee解决方案CC2531[5]作为主控芯片。CC2531是一颗具有USB接口的ZigBee和IEEE802.15.4SOC芯片。CC2531集成了兼容IEEE802.15.4的2.4GHzRF收发器、增强工业标准的8051MCU核、在系统可编程的256KBFlash、8KBRAM、八通道12位ADC、两个功能强大的USART接口和许多其他强大的功能；发射功率最大达4.5dBm(可编程)，接收机的接收灵敏度为-97dBm。ZigBee收发模块由片内2.4GRF收发器和片外的输入/输出阻抗匹配电路、天线组成。输入/输出匹配电路使用一片JOHANSON公司的集成Balun低通滤波器2450BM15A0002[6]，CC2531的RF_N、RF_P引脚连接到低通滤波器2450BM15A0002的BAL平衡引脚，然后通过2450BM15A0002的Unbal非平衡引脚连接到天线，接收或发送射频信号。

2.2温湿度传感器模块

为实现对建筑物现场的温湿度信息采集使用一片瑞士SENSIRION公司的SHT1x[7]。SHT1x是一款高度集成的温湿度传感器芯片，提供全标定的数字输出。传感器包括一个电容性聚合体测湿敏感元件、一个用能隙材料制成的测温元件，14位的A/D转换器以及串行接口电路实现模数转换。此芯片具有响应快、抗干扰能力强、性价比高等优点。SHT1x有两种型号：SHT11和SHT15，SHT15的精度比SHT11高25%左右，SHT11在20%~80%范围内湿度测量精度达±3%RH，25℃时温度测量精度为±0.4℃。SHT1x使用2-wire两线数字接口，SCK用于与MCU之间的通讯同步，DATA三态门用于数据的读取。在SCK时钟高电平时，DATA必须保持稳定。MCU通过P2_0,P2_1IO口模拟总线与SHT1x通讯。

2.3USB模块

CC2531支持USB接口，为避免人体静电等损坏MUC芯片，使用一片USBLC6-2P6进行ESD防护。MCU与USB接口，如图5所示。R1、R2一般在22欧至33欧之间取值。

3软件设计

软件采用分层设计，包括HAL硬件抽象层、Z-Stack协议栈层、APP应用层。其中HAL硬件抽象层包括ZigBee收发器、数字输入、继电器输出、UART、温湿度传感器、USB等的访问方法和接口。Z-Stack协议栈层完成ZigBee网络的建立。智能建筑测控终端工作在路由器模式，以便方便地组建网状网络，系统工作流程：测控终端上电后进行MCU、ZigBee、各硬件模块、协议栈的初始化，之后通过Z-Stack协议栈与协调器通信建立ZigBee网络，测控终端周期性采集现场监测数据，执行智能控制策略，并通过ZigBee网络将数据上传到中央智能监控软件，当收到中央智能监控软件发来的指令时执行命令操作，并返回相应信息。

篇6

关键词：水质监测 无线通信 单片机

中图分类号：TP212 文献标识码：A 文章编号：1007-9416（2016）06-0000-00

Abstract：With the sustained increase of quality of life， and concerns over the safety of drinking water is more and more attention.Small water quality monitoring system consists of water platform module and hand-held terminal module.Handheld terminal control water sampling and mobile platform， in the end by the wireless communication module will be floating platform measured data sent to the handset， handheld terminal receiving more shares from the floating platform parameter and displayed by LCD display module. In a reasonable use of water， water quality safety management plays an important role.

Keywords：water quality monitoring；wireless communications；microcontroller

1 绪论

水资源是人类赖以生存的资源，饮用水质量的好坏直接关系人类的生命安全。通过对国内外移动在线水质监测系统的了解以及研究，本课题致力于设计针对小范围水域进行水质参数测量的水质监测系统。希望通过实验验证小型水质监测设计思路的可行性，为以后的发展提供理论依据和参考实例。

2 小型水质监测系统方案设计

水质监测系统包含水上移动平台模块和手持终端模块。用户根据遥控器发射运动命令，使平台运动到指定目的。到达后，水上移动平台启动采样模块和取水模块。手持终端显示由水上平台发送而来的水质参数，并且在LCD显示屏上。系统工作框图如图1所示。

3 水上移动平台的硬件设计

3.1 水质传感器

要实现对水质的监测，水质传感器不可或缺的。水质指标种类比较多，常规的五项水质参数指标包括温度值、pH值、溶解氧含量、电导率以及浑浊度。

设计选用的温度传感器是DS18B20温度传感器，输出数字信号，数据线连接单片机I/O口就可实现数据通讯。传感器采取不锈钢管包装，可以防水、防潮、

防生锈。

PH值可以反映水的酸度、净化程度、有机和金属稳定性等。系统选用270-WQ201PH传感器，是一种相对耐用精度高的PH值检测器件。传感器可以输出4-20mA电流信号，测量0到14PH范围酸碱度的满量程精度可达2%，同时传感器封装在不锈钢和环氧材料内部，外部护罩可替换，易于维护。

浊度主要是指水中悬浮物阻塞的透光度，是否受污染一目了然，直观的体现水质的浑浊度。系统选用270-WQ710浊度传感器，该传感器在测量时，在被测水中聚焦射出一束光束。水中的颗粒物等可以反射传感器聚焦的光束，通过测量90度内的反射光强，光电探测器可以分辨水质的浊度。浊度传感器的工作电压在10V到36V范围内，输出量为4mA到20mA的电流信号，传感器满量程精度值可以达到±5%。

电导率传感器主要用于体现水中无机物污染指标。系统选用270-WQ301型电导率传感器，工作电压为12V，输出为4-20mA电流的3线制传感器，线路连接简单。

3.2电机驱动电路

图2所示为直流电机驱动电路，本设计需要4个直流电机实现船体移动控制和1个水泵实现水质抽样。输入端ina与in1、in2同时控制输出口out1和out2，控制器赋ina和in1高电平时，水泵正传实现取水操作；ina和in2高电平，水泵反转实现放水操作。输入端inb与in3、in4同时控制输出口out3和out4，当单片机给与inb和in3高电平时，电机1正传船体右转，当inb和in4高电平时，电机2正转船体左转。电机3、4控制船体前进后退。

3.3电源电路

水上移动平台需要用到3种不同的电压，分别为7.6V、5V、3.3V。考虑到水上移动平台是以模型船为载体的，而模型船本身带有7.6V可充电电源，所以只要在给移动平台设计7.6V转5V电源电路和5V转3.3V电源电路就可以实现水上移动平台的供电要求了。

4 手持终端的设计

手持终端以STC89C52RC单片机为核心控制器，与NRF2401无线收发模块相连实现数据的接收控制，P2口作为液晶显示的数据端口。

4.1 LCD显示模块

液晶显示器选用LCD12864点阵汉字图形型蓝屏液晶显示模块，显示由水上平台传送过来的温度值、PH值、浑浊度以及水质电导率。LCD12864显示模块与控制器连接如图3所示，单片机p1口分别与LCD数据端口DB相连，VO、VDD、VSS分别为亮度调节端口、电源正以及电源地接口，当三者通过可变电阻链接时可以用于调节LCD显示模块的屏幕亮度。

4.2 NRF2401模块

NRF2401芯片是一款通用的ISM频段的单片机通讯芯片。NRF2401芯片可以通过SPI接口设置数据信号的输出功率、频道以及协议的设置，也可以进行I/O口数据的普通传送，本次设计运用的通讯方式是I/O口普通通讯。单片机与NRF2401无线收发模块电路连接图如图4所示。

5 结语

对于数据的无限发送与接收，NRF2401无线模块的距离还是存在很大的局限性的，要是设计可以运用更先进的数据传输以及控制方法比如运用互联网的PRS通信，GSM通讯等，那么水质监测系统将突破距离的限制。电脑已经成为当今社会不可或缺的工具，当小型监测系统可以直接通过电脑控制，数据可以直接通过互联网传输时，那么小型监测系统的的硬件需求就会变得更简洁，数据的存储将更便捷，数据处理也将更多元化。处理好的数据也可以在互联网中公布，从而让更多人关注水质问题，保护资源。

参考文献

[1]Word Health Organization. Guidelines For Drinking-water Quality，third edition.V01.1，2004，Geneva.

[2]谢欢.基于遥感的水质监测与时空分析[D].同济大学，2006.

[3]张龙.小型移动在线水质监测系统的研究[D].浙江大学，2012.

[4]张维君，王珠忠，索世文.基于PC串口与DS18B20的单线多温度测量[J].仪表技术与传感器，2009（4）：52-53.

[5]张崇，余晓琳，刘建平，单片机2.4g无线收发芯片NRF2401及其应用，国外电子元器件，2004（6）：34-36.

篇7

关键词：防火墙；FPGA；Verilog HDL；CPU

一、引言

防火墙是一种基本的网络防护设备。它是一种设置在内部网和外部网之间的安全网关，通过安全策略和规则来控制外部用户对内部资源的访问，使外部网和内部网之间既保持连通性，又根据规则间接交换信息。防火墙所采用的硬件设备必须满足网络处理性能的需求。在早期网络中，数据速率相对较低，协议也比较简单，因此网络设备通常以通用处理器配合分M处理软件实现。然而，随着数据速率的不断提高和协议的日益复杂，通用处理器处理能力的增长逐渐落后于数据速率的增长，因此，基于通用处理器平台的网络产品开发者遇到了性能上的障碍。

本文针对目前防火墙的设计方式提出了一种基于FPGA的硬件防火墙的实现方案，采用FPGA来实现百兆线速以上的防火墙设计。传统的基于x86等通用CPU的防火墙无法适应当前快速增长的网络速度，无法实现线速过滤与转发。本文采用FPGA结合通用CPU模式，可以快速处理网络数据，能够避免NP的不足。网络数据在建立连接跟踪后，由FPGA实现的快速处理板直接转发，实现了网络数据的线速处理。通用CPU在操作系统支持下，完成网络数据连接跟踪的创建、维护以及对网络规则表（端口黑名单、IP黑名单、端口白名单）的维护等工作。FPGA硬件板和CPU各司其职，实现快速转发的目的。实践证明，这是一种兼容性比较好的网络安全架构。

二、系统整体设计方案

硬件防火墙分为两个数据通道，FPGA硬件板承担网络数据的按规则高速收发与转发，并按指定规则要求通过PCI-E将数据上传至x86CPU；x86主控板承担慢速通道工作。

防火墙软件系统根据TCP、UDP、ICMP协议实现不同的连接跟踪、跟踪表项的匹配、跟踪表的动态维护；x86上防火墙软件系统通过硬件驱动程序和FPGA硬件板进行通讯。

图1中所示为FPGA系统设计过程中网络抓包实验中所形成的硬件架构图。FPGA网络抓包的数据可以通过串口发送至上位机，实验可以清晰判断当前网络收发架构设计是否合理，能否准确地收发100Mbps的网络数据。

在实现了基本的数据收发后，确定防火墙系统整体架构和功能模块，如图2所示。

可以看出在这里主要由网络接口、网络控制、MAC、外网处理模块、PC处理模块、PCI-E与DDR控制模块几大部分构成。

三、系统HDL设计方案

系统使用Verilog HDL语言完成设计。下面介绍一些主要模块设计。

1.外网控制

本模块的主要功能如图3所示：

（1）存储接收到的外网报文；

（2）对接收到的外网报文进行关键字提取和识别；

（3）对提取的结果根据用户配置进行过滤；

（4）读取存储的本帧数据，根据本帧过滤的结果对其进行打包处理。

本模块时序图设计如图4所示。

2.子模块报文缓存功能设计

本模块的功能是：用于缓存接收到的报文，等待本报文的过滤结果，由报文封装模块读取此报文或者丢弃报文。本模块实质上是一个循环的buffer，其位宽是64，深度是1024，可以存储5个最大的1518Bytes报文。缓存模块内部维护读写地址和可写的空间，当可写的空间小于1518Bytes时，不再接收数据。

本模块的结构如图5所示：

处理流程为：

（1）当报文到达时，首先检查可写空间是否大于1518Bytes，如果大于则向RAM中存入次报文，写地址，循环累加，写完后将本次写入的数据量送给可写空间维护，如果小于1518Bytes丢弃本报文，写地址不变；

（2）写空间维护，维护一个Counter，累加写数据量，累减读数据量，用RAM的总空间减去这个Counter就是可写空间；

（3）当收到报文封装模块的读使能时，读地址累加，读取RAM送出读数据。

3.子模关键字提取功能设计

本模块的任务是：在报文中提取过滤规则的关键字，关键字为标准IP协议数据包。

通过Type识别是否为IP报文，如果是，继续提取Protocol、SIP、DIP；通过Protocol识别是否是TCP或者UDP报文，如果是，继续提取SPort与DPort。报文结构如图6所示，但是没有option域。另外需要获得本报文的长度（以Byte为单位）。

处理流程图如图7所示。

四、设计仿真测试

上述设计代码在综合后下载至硬件FPGA硬件板后，配合x86端测试软件进行测试。限于实际条件，采用自循环数据测试数据收发，以及指定IP地址和端口地址的过滤测试，测试模式如图8所示。经实际测试，系统能够完成百兆数据的线速收发和指定规则的过滤。

五、结束语

本文基于FPGA的防火墙设计完成了基本的设计目标，能够正常转发和过滤指定规则的数据，能够准确进行仿真和验证，但仍属于教学演示性设计，后续可以继续进行优化，使系统更加完善。

（通讯作者：刘超）

参考文献：

[1]夏宇闻.从算法设计到硬件逻辑的实现[M].北京：高等教育出版社，2001.

[2]王金明，杨吉斌. 数字系统设计与Verilog HDL[M]. 北京：电子工业出版社，2002.

[3]郑尧.硬件防火墙中多模式匹配算法的设计与实现[D].哈尔滨：哈尔滨工业大学，2009.

[4]唐正军，李建华.入侵检测技术[M].北京：清华大学出版社，2004.

[5]Wes Noonan， Ido Dubrawsky（美）.防火墙基础[M].北京：人民邮电出版社，2007.

[6]胡道元.网络安全[M].北京：清华大学出版社，2004.

[7]石晶林，程胜，孙江明.网络处理器原理、设计与应用[M].北京：清华大学出版社，2003.

篇8

关键词 单片机 存储芯片 液晶屏

中图分类号：TP273.5 文献标识码：A

1设计要求

在点餐系统硬件部分，主要采用的是24C1024和AT89C51两块芯片，其中24C1024用来存储所有菜名信息，通过AT89C51，将菜谱信息传输给液晶显示。但顾客选择好自己需要的菜品后，菜单将自动存储到AT89C51中，再可以通过串口与电脑直接相连，将菜单传输到数据熘薪行存储，并显示、打印出来。而AT89C51主要是用来控制24C1024与液晶之间数据传输，液晶显示部分以及串口通讯部分，是整块板的核心部分，是通过C语言程序烧制进去的。

2分析

顾客点菜过程中，顾客可以通过字母按键对菜单进行分类，找出符合自己口味的菜品类。若顾客还想点到固定的菜肴，可以直接通过输入菜名拼音首字母，即可获取菜肴名。全部点完按完成键，上方的中文液晶屏将清晰显示谢谢惠顾和请输入桌号等信息，顾客只需控制按键就可以点到自己所需的菜肴，既方便，又省事。点菜完成后，服务生可以通过电子点菜器上的串口传输点菜信息到总服务台上的电脑中，电脑再对信息加以分类存储、打印，这样避免了传统点菜的手写误差，也方便顾客结账和餐厅管理。

3硬件部分功能简介

单片机硬件部分包括：键盘矩阵，12863液晶屏，24C1024存储芯片，AT89C51芯片。

硬件功能：硬件部分包括电子点菜电路板和一个4*4的键盘矩阵，通过控制电路板上的按键通过单片机使液晶显示自己需要的信息，并保存在单片机中，还有MAX232串口驱动芯片用来驱动串口，然后就可以通过串口输入或输出信息，并保存到C#数据库中去。硬件部分还包含包括电子点菜器电路板的设计及焊接，24C1024芯片，AT89C51芯片，液晶，串口等部分。其中液晶显示上选择的是分部显示的原则，就是将要显示的信息预先存储在选好的位置上，不同按键按下触发不同内容显示在液晶上，还有个难点就是要将使用者所选择的菜记录下来，原本的设想是想把所选择的菜名和菜价用一个数组了，可8052的存储空间太小如果点的太多就根本无法存储。于是采用了另一种办法，就是记录菜名号的方法，在C#发送菜谱时给每一道菜加上一个唯一固定编号一起放送到24C1024中去，当客人点菜时就用一个数组来存储被点菜的编号，这样就大大降低了对存储空间的使用也提高了数据传输的安全性。

3.1 硬件电路图（图1）

通过串口与电脑相连相互传送数据。单片机通过P0口控制液晶显示，通过PI口控制24C1024芯片存储数据，通过串口将菜谱数据写入到24C1024芯片中去，同时调用24C1024芯片数据显示到液晶屏中。按键部分图略。按键选择菜名，客人最后确认后通过串口回传到PC中。

篇9

在编码方面，H.264/AVC所采用的基于上下文自适应的可变长编码(CAVLC)是变长编码的一种扩展，它根据编码语法元素动态调整编码中使用的码表，以达到好的编码效率。

H.264解码器的实现一般有效的方法是采用软硬件协同设计的方法。合理地进行软硬件划分，有着更低的成本和更快的解码速度。H.264代码中熵解码部分占了较大一部分的计算量，而其功能比较单一同时控制方式也相对简单，适合于硬件实现。

H.264中CAVLC解码原理及流程

在H.264中，因为经过量化后的块中的非零变换系数分布比较稀疏，在CAVLC中采用了将每个非零变换系数的数量、大小和变换系数的位置分别编码的方法；同时，每个块的高频部分的系数较小且出现1的概率很大，所以对于这些拖位系数1的数量和符号进行了专门编码。

在CAVLC中，H.264采用若干VLC码表，不同的码表对应不同的概率模型。编码器能够根据上下文，如周围块的非零系数或系数的绝对值大小，在这些码表中自动地选择，最大可能地与当前数据的概率模型匹配，从而实现了上下文自适应的功能。上下文模型的选择主要体现在两个方面：编码非零系数个数和拖尾系数的个数所需要表格的选择以及除拖尾系数外非零系数的幅值后缀长度的更新。

CAVLC共有6个语法元素需要解码，包括非零系数个数、拖尾系数的个数、每个拖尾系数的符号、除拖尾系数外非零系数的幅值、最后一个非零系数前零的个数和每个非零系数前零的个数。

CAVLC的解码过程如下：初始化工作，确定输入数据的块类型等参数；求变量NC，根据NC的值选择所要查的表格；查表得出语法元素非零系数个数和拖尾系数的个数；根据拖尾系数的个数解出拖尾系数的符号；解码除拖尾系数外非零系数的幅值；根据非零系数个数查表求出最后一个非零系数前零的个数；解码每个非零系数前零的个数。

CAVLC解码器的硬件设计

1 设计方案以及性能目标

本设计方案的主要思路是将CAVLC解码各个句法元素的解码设计成单独的功能模块，每个模块的功能相对都比较简单，由一个总体控制单元，负责调度功能块之间的流水线处理以及数据的调度。

为了达到目标的性能要求，本设计对于句法元素的解码过程进行了优化处理，并且将其中数据的调度过程隐藏在功能模块之间的流水处理中。这样的设计基本上将解码所浪费在数据调度上的时间冗余降到了最低，大大提高了解码的速度。

本文中所论述的CAVLC熵解码器将应用于H.264视频解码ASIC芯片的设计中，所采用的器件为VIRTEX2XC2V6000。设计指标为1920×1088@30f/s@200MHz，达到H.264主框架第4层的解码速度要求，向下兼容支持基本框架协议，不支持H.264协议的MBAFF特性。该产品的目标应用定位是高清电视机顶盒、IPTV、高清碟机(blue-ray/HD DVD)以及手持式移动多媒体终端处理器的解码模块。

2 硬件模块设计

CAVLC硬件解码器总体结构所示，主要由5个功能模块(Coeff_tokenDecOder、TotalZerO DecOder、Run_before Decoder、TrailingOnesDecoder和Level Decoder)和一个总体控制模块(CAVLC Contraller)组成，另外包括了一个内部的SRAM模块(即图1中的memory)，用于存储block信息。

五个句法元素的Decoder分别执行对于相应的句法元素的解码工作，总体控制模块执行协调各模块工作，对SRAM数据的存取，向外申请接受码流数据，以及将各子功能模块解码得到的数据重组和向外输出传递的功能。下面就对各个模块进行说明，Coeff_token Decoder和Level Decoder是其中较为复杂的功能模块，结合了电路设计图进行介绍说明。

Coeff－token Decoder用于解码非零系数个数和拖尾系数个数，包括了5张表(4张定长码表和l张定长码表)。码表中有的码字很短，只有1～3位，有的码字较长，因此需要按照表的特点来设计电路。主要的电路设计如图2所示。句法元素Coeff－token的主要过程为查表的过程，有五张表需要查，所以针对每张表设计一个LUT查表电路，每个LUT电路设计成一个可以调用的子模块。需要根据左边和上面的非零系数的个数计算出的当前NC值，从而确定调用五张表格中的哪张来进行查表。所以在查表电路前加上一个MUX选择电路，对于表格进行选择。由于按照了表的特点来设计电路。将码字进行分类，加快查表电路的速度。这样的划分方式加快了硬件查表的搜索，减少的查表时间，使得查表过程在一个时钟周期内即可完成。

TrailingOnes Decoder用于解码拖尾系数，由于之前的Coeff―tokenDecoder中解出的仅仅是拖尾系数的个数，所以这个模块真正解码的是拖尾系数的符号，并将拖尾系数加上符号输出给控制模块。拖尾系数最多只可能有三个，所以可以利用这一特点来优化拖尾系数解码电路的设计。为了减少解码所需要的时钟，这部分采用了并行检查的方式，只需要一个时钟周期就可以解码得出全部的拖尾系数。TotalZero Decoder用于解码最后一个非零系数前零的个数，包括了两张表格，一张为常用表，另外一张为ChromaD C的专用表格。可以按照Coeff－token Decoder电路的做法，按照表的特点来设计电路。

非零系数的解码是功能模块中比较复杂的部分，因为其中有上下文模型的更新部分。主要包括了前缀的解码、后缀的解码、符号的解码和前缀程度根据上下文自适应更新这几部分。Level由两部分组成，前缀(1evel prefix)和后缀(1evel suffix)。Level的解码过程为先初始化中间变量suffixLength的值，由于已经解出了非零系数的个数TotaiCoeff和拖尾系数的个数TrailingOnes，所以可知有TotalCoeff-TrailingOnes个

level的解码循环过程需要进行。在每次解码level的循环中，先计算levelCode，然后根据levelcode的奇偶性计算出level的值，最后根据解出的level的绝对值是否大干相应的阈值来更新suffixLength的值。

在硬件实现中将解码一个level的工作分两步完成，第一步是计算level的值，然后更新suffixLength的值。为了降低level解码的复杂性，使得其解码过程能在一个周期内完成，对于前缀的解码进行了一定的优化设计，使用典型的快速搜索第一个1的电路来完成。主要的电路设计。先通过InitREG电路对于一些寄存器进行初始化工作，然后开始解码，查表电路LUT得出了前缀，然后将去除前缀的码流通过一个MUX选择得出CODE―LEVEL(LEVEL值)和CODE_SIGN(LEVEL符号)，前缀和CODE_LEVEL通过一个加法器运算得出了无符号的LEVEL，最后和LEVEL的符号一起进行添加符号的运算输出得出LEVEL，同时运用查表电路来更新SUFFIX LENGTH的值。

Run_before Decoder用于解码每个非零系数前零的个数(RunBefore)。在解码Run的时候，要根据zeroleft的值进行查表运算，本设计采用计算的方法，而不是查表的方法来解码Run，以减少这些表所占用的资源。除此之外，从Run_before解码所用的查表表格可以看出，Run大多数情况下所解出的个数是在0～5的范围内，而当其在7～14的范围内时，就代表了level的个数是比较少的。所以可以根据这一特性优化电路，达到每解码一个Run花费一个周期。

片内SRAM的设计用于存储block的信息。在每个block解码后都要把这个block的TotalCoeff参数(即所谓的Nc)存储起来用来在解码下个block的时候做预测。因此在设计中加入了8个寄存器，分别用来存储一个宏块中block上面和左边的block的NC值(即NA和NB)。每次解码一个block结束前都会从SRAM中更新好NA和NB的值，为下一个block的解码做好准备。

CAVLC的总体控制模块协调控制了各个解码语法元素的子功能模块的顺序解码工作，并在最后将解码后的数据进行重新排列组织输出。主要是由状态机的设计来完成模块间的调度任务。

3 设计方案分析

在整个电路的设计过程中，要注意如何根据硬件设计的思想来优化软件模型，从而使移植到硬件模块中实现更加节省面积和计算的复杂度。本设计方案中已经对计算比较复杂的LevelDecoder模块的软件模型进行了修改，但对于其他模块还没有进行比较好的设计改进。

本设计方案的优点是解码速度很高，达到了高清解码的要求，但为了达到高清解码速度，使用了较多的门数，因此用于小分辨率码流的解码时，就浪费了过多的门数。

硬件验证和综合结果分析

本CAVLC解码器的硬件设计已经实现并且仿真测试通过。

测试平台主要通过从H.264的软件模型中提取相应的码流数据作为硬件模块的输入，将硬件解码得出的残差数据与软件跑出的正确结果进行比对，以测试解码的结果是否正确。通过仿真测试后进行了DESIGN COMPILER的综合，得出的结果能够满足目标的时序要求，门数人概在2万门左右。

本设计中解码各语法元素所需要的时间为：Coeff_token Decoder用一个时钟周期，TotalZero Decoder用一个时钟周期，Run_before Decoder每个Run解码用一个时钟周期，TraillongOnesDecoder用一个时钟周期，LevelDecoder用两个时钟周期。

从理论上计算一个宏块解码所需要的最长的时钟周期，假设最复杂的情况下，有15个level需要解码，16个Run需要解码，0个拖尾系数，15个非零系数，则可以计算得到一个block所需要的时钟周期为15×2+16+1=47；一个宏块则需要47×16=752个时钟周期。而实际对于所以测试码流得到的结果表明：对于压缩率非常高编码很复杂的码流，平均一个宏块解码所需要的最长的时钟周期为约800个时钟周期，与理论上估计的最差情况相比略多一些用于解码流程的控制冗余；而对于大多数的码流，解码不太复杂，大多测试下来平均用300～500个周期就可以完成一个宏块的解码。

篇10

关键词：硬件设计;数字信号处理;角度编码器;电源隔离

中图分类号：TN702 文献标识码：A 文章编号：1006-8937（2016）26-0009-02

1 概 述

本文研究设计一套非连续全天空偏振观测系统的硬件电路，该系统配合软件以实现全天空的非连续偏振模式观测，获取天空偏振模式随时间的变化，为寻找大气中性点提供数据支撑;并利用大气中性点实现地表-大气信息分离。

本系统主要实现对立体空间精密定位系统的设计，采用位置式高精度角度编码器作为转台位移检测工具，采用了位置环和速度环共同组成闭环控制系统。实验结果表明，该精度定位系统运行位置伺服精度<0.002 °，满足大气偏振观测系统的伺服精度要求。

2 控制系统硬件设计

2.1 系统框图

非连续大气偏振观测控制系统框，如图1所示。控制系统包含数字信号处理电路模块、强弱电隔离模块、电机PWM驱动模块、位置检测模块。主控电路模块以TI的DSP芯片TMS28335为核心，其电路主要包括：电源模块电路、JTAG接口电路、外部存储器扩展电路、串行通信接口电路、脉冲量、模拟量控制接口、数字模拟转换电路。功率驱动电路包括逆变器主电路、转子位置检测电路等。位置检测模块主要包括霍尔信号接口电路和增量式编码器接口电路。

2.2 电源电路设计

系统电源框图，如图2所示，为了减少电机启动时对相机、DSP芯片的干扰，特通过滤波模块将输入24V电源隔离成3组电源。如图3所示。

对DSP芯片的电源设计，考虑系统的稳定性，TMS2833芯片对电源的上电顺序有一定要求[1]。1.8V的内核电压先于外部IO电压建立，因此我们选用带有使能控制的电源芯片TPS75801和TPS75833。电路图，如图4所示。VCC1V8的电压稳定建立之后，Q2导通，Q1截止，使得TPS75833的使能端EN为高电平，TPS75833才开始工作，VCC3 V3端才能输出3.3 V的电压。

2.3 电机驱动电路设计

本系统分别对方位电机、仰角电机和相机电机三个电机进行控制，为精确定位，三个电机的驱动均采用带PWM控制功能的芯片实现[2]。

对于方位电机和仰角电机使用的是同一型号的电机，其驱动电流峰值达6 A，考虑电路的简单，所以采用TI的DRV8412芯片。TI公司的DRV8412是集成了先进保护系统的高性能双路全桥马达驱动器，功率级的效率高达成协97%。DRV8412双路全桥模式2x3A或并联6A连续模式，PWM频率高达500 kHz，主要用于无刷DC和步进马达，三相永磁同步马达等驱动[3]。电路，如图5所示。

相机的驱动电机电流较小，选用芯片体积较小的DRV8837芯片。DRV8837为摄像机、消费类产品、玩具和其它低电压或者电池供电的运动控制类应用提供了一个集成的电机驱动器解决方案[4]。 此器件能够驱动一个直流电机或其他诸如螺线管的器件。 输出驱动器块由一个配置为H桥的N通道功率MOSFET 组成，以驱动电机绕组。 一个内部电荷泵生成所需的栅极驱动电压。DRV883x能够提供高达1.8 A的输出电流。电路，如图6所示。

2.4 信号的隔离电路

由于此系统是一个光机电系统，为减少信号之间的干扰，采用ADI公司的磁耦芯片ADuM240X系列。ADuM240X系列是采用ADI公司iCoupler技术的四通道数字隔离器。它将高速CMOS与单芯片空芯变压器技术融为一体，具有优于光耦合器等替代器件的出色性能特征。iCoupler 器件的功耗只有光耦合器的1/10至1/6，均可采用2.7 V至5.5 V电源电压工作，与低压系统兼容，并且能够跨越隔离栅实现电压转换功能设计简单[5]。电路，如图7所示。

3 系统定位性能测试

由于其特殊的应用，对于高精密伺服转台，位置伺服精度是最重要的指标之一，应该达到±0.002 °，为此进行了伺服工作试验。根据伺服转台的实际应用环境，由上位机发出位置控制。根据编码器实际返回值来确认当前位置，测试位置伺服误差数据，见表1。伺服误差均值大致为0，误差在以±0.002 °内。达到了精度±0.002 °的要求。

4 结 语

本控制系统采用位置式高精度角度编码器作为转台位移检测工具，采用了位置和速度双闭环PID控制系统。实验结果表明，该系统硬件电路设计满足控制要求，伺服精度在度范围内。满足大气偏振观测系统的伺服精度测量要求。

参考文献：

[1] 马杰.小型直流电机控制电路设计[M].北京：科学出版社，2012.

[2] 符晓，朱洪顺. TMS320F2833XDSP应用开发与实践[M].北京：航空航 天大学出版社，2013.

[3] DRV84x2 Dual Full-Bridge PWM Motor Driver[R].Texas Instrument

s，2015.

[4] DRV8837 LOW-VOLTAGE H-BRIDGE IC [R]. Texas Instruments，