电路设计范文
时间：2023-03-16 09:55:09
导语：如何才能写好一篇电路设计，这就需要搜集整理更多的资料和文献，欢迎阅读由公务员之家整理的十篇范文，供你借鉴。
篇1
本文简要分析了电子电路设计中关键的设计原则、设计方法，以及设计和制作的过程。
【关键词】电子电路 设计 制作 调试
【关键词】电子电路 设计 制作 调试
随着科技的发展和社会的不断进步，越来越多的新型电子产品不断涌现。电子电路作为这些电子产品的核心部分，直接关系到电子产品的性能及质量。因此，对电子电路的设计原则、设计方法、设计步骤以及制作调试过程进行研究分析，具有重要的意义。
1 电子电路的设计原则
1.1 整体性原则
在电子电路的设计中，既要以整体为出发点，也要注重考虑其内部的各个组成部分之间的相互关系，同时还应注意电路的整体受到外部环境影响的因素。在设计的过程当中，应该注意以综合为前提，以分析为主。在对电路进行分析时要局部综合考虑，而在综合时也要对各元件的功能具体分析。
1.2 功能性原则
将整个的电子电路系统划分成几个不同的模块，每个模块能够独立完成一项或者几项功能。设计电子电路时，对各个模块分别进行设计分析，然后再将之组合成最终所需要的系统。
1.3 最优化原则
当电子电路的设计初步完成时，系统已能够初步实现所需要达到的功能，但该系统的各个模块在相互配合的过程中可能还存在着一些问题，使功能不能实现最优化。这就需要对各个模块或者各个调整元器件的参数进行调整分析，从而找到最优值，实现系统功能的最优化。
2 电子电路的设计方法
2.1 层次化设计方法
该方法的设计思路就是对电子电路系统分模块、分层次的进行设计。层次设计中的子模块可以调用现有的、比较成熟的模块，也可以对模块进行创新性设计。电子电路系统的层次设计包括了系统级的顶层设计、电路级的中层设计以及物理实现级的底层设计这三个不同的设计层次。
2.2 渐近式的组合设计方法
该设计方法是在基础单元电路熟练掌握之后，按照电子电路的功能要求，快速完成组合图的设计。具体过程是首先根据设计要求确定电子电路的功能指标以及技术参数，然后以此来提出设计思路并按照设计思路画出组合图。在设计的过程中，边设计边完善，最终达到设计要求。
2.3 最佳化设计方法
对于集成电路等难以调整的电路来说，在设计的时候就需要综合考虑各种因素，对电路进行准确设计。因该种设计精度要求高，且计算较为复杂，因此就需要选择计算机辅助设计来实现。该方法的关键是构建目标函数数学模型。
3 电子电路的设计步骤
3.1 明确电子电路设计的基本要求
在设计之前，首先要对设计的电路所需实现的功能以及性能指标等进行认真分析，明确设计要求。根据分析确定各元器件的技术参数并尽量使之精准。
3.2 制定总体设计方案
在对电子电路进行设计时，综合分析所要实现的功能，然后根据自己掌握的知识及查阅资料，建立几套备选方案。设计方案时，在满足要求的前提下，应尽量使得设计的电路经济、简洁、实用。然后对这几套方案进行认真分析研究，反复比对，找出最优方案。
3.3 各个单元电路的设计
在对各个单元的电路进行设计的过程中，要确定各单元的性能指标及技术参数等，注意各单元之间的相互关系，保证所设计的电路简单可靠。在设计时，尽量使用现成电路，若实在找不到，则在现有基础上加以改进。
3.4 电路接线图的设计
电路接线图的设计是整个设计过程当中的关键环节。一旦电路接线图有问题，不但达不到需要的功能，还很有可能会造成危害。在对电路接线图进行设计时，要考虑到各种各样的因素，其中包括各元器件的位置尺寸、电路板之间的相互关系、功放管散热问题以及是否便于维修等。综合考虑这些因素之后，就可以根据所确定的电路板的尺寸以及安装方式等，对电路图进行设计。
在对电路接线图进行设计时，应该满足一下几个要求：一是要保证电路的有序排列，以减少各部分间的影响，使效果最优；二是将地线安装在电路板中间，以减少相互干扰；三是可调整元件的安装位置要便于调节，功耗大的部件靠近外侧，便于散热；四是电阻器的安放尽量选择平卧，以提高电子电路系统的可靠性。
4 电子电路的制作、安装和调试
4.1 电子电路的制作及安装
在电子电路设计图完成之后，需要以此制作印刷电路板，然后测试选用的元器件，测试无误后安装到印刷电路板上，完成制作。各元器件以插座的方式与电路板相连接，以便于损坏后的更换。焊接时，还应该尽量避免挂锡以及虚焊现象的发生。
4.2 电子电路的调试
在电子电路安装完毕之后，必须对其进行调试，使之达到设计要求，才算最终完成。电子电路的调试分以下几步：（1）对电路进行仔细检查，看其连接是否正确，包括电容极性、元器件的安装位置以及电源的正负极连接等。（2）对电路进行通电检测，看是否有元器件发热以及冒烟等现象发生，一旦发现，立即断电检查，问题解决后重新检测，直到无异常现象发生为止。（3）对电子电路进行分块调试，把电子电路划分为几个不同的功能模块，然后分别对其调试，首先对其进行静态调试，合格后再做动态调试。（4）对电子电路进行联机调试，分块调试完毕后，将各模块联接起来做联机调试，看其运行结果是否已达到设计要求。
5 总结
电子电路与人们的生活息息相关。随着其发展，电子电路的设计方法越来越得到完善，但是仍然存在着需要改进的地方。对电子电路的设计加以研究，有利于提高电子产品的性能及使用寿命，为今后电子电路的设计提供了参考依据。
参考文献
[1]余春平.浅析电子电路设计制作常用调试方法与步骤7J].时代报告（下半月），2012（06）.
[2]刘昌华，莫培满.层次化设计方法在数字电路设计中的应用[J].武汉工业学院学报，2004（12）.
[3]朱丽霞.电子电路的分析与调试课程项目化教学的实践7J].中国教育技术装备，2010（33）.
[4]虞金成.浅谈应用型电子电路渐近式的组合设计方法[J].福建教育学院学报，2006（01）.
[5]杨聚庆，刘娇月.数字电路系统设计与制作的一般方法[J].洛阳工业高等专科学校学报，2006（10）.
篇2
关键词：控制电路 反馈 脉宽调制（PWM）
中图分类号：TP303 文献标识码：A 文章编号：1674-098X（2014）11（a）-0041-02
1 控制器的设计结构
该设计考虑到小车移动控制的需要，以及在以后可以采用无线遥控，故采用主从控制结构，如图1所示。
1.1 控制芯片的选择
C8051Fxxx系列器件使用Cygnal的专利CIP-51微控制器内核。经过性能比较，以及电机控制精度对芯片的需要，最终选定Cygnal公司的8位单片机C8051F0XX系列作为控制芯片。
1.2 驱动芯片的选择
对直流电机的正反转的控制我们采用了一种典型的电机控制电路。如图2所示。三极管Q1、Q4导通而Q2、Q3关断时，将会有电流从电机的左端流向右端，电机将会转动。当三极管Q2和Q3导通而Q1、Q4关断时，电流将会从电机的右端流入，从左端流出。电流方向跟刚才的相反了，所以电机的转动方向跟刚才相反。当Q1和Q2或Q3和Q4同时导通时，电机就不转动。
1.3 电机控制系统硬件设计
整个硬件接口电路的结构如图3所示。
1.3.1 控制电路设计
控制电路的设计首先需要根据电路对控制芯片C8051F005进行引脚分配。CygnalC8051F005每个端口I/O引脚都可以被配置为推挽或漏极开路输出。在标准8051中固定的“弱上拉”可以被禁止，这为低功耗应用提供了进一步节电的能力。
因为电机的工作电压是24 V，且在工作的过程中容易产生电磁干扰，单片机系统对驱动芯片的控制信号需要通过光耦合电路传输。故采用光电耦合元件传递开关信号，本设计采用TOSHIBA的光电耦合器TLP521-4传递开关信号。
1.3.2 驱动电路设计
设计采用LMD18245芯片驱动电机，由于电机电流的跳变或换向经常出现，因此电源线上也经常会出现尖峰电压或浪涌电流。在电路实际设计中，常采用在芯片的电源端并联高频陶瓷滤波电容及大容量铝电解电容的方法消除尖峰脉冲及浪涌电流。通常陶瓷电容的容值设定为1μF左右;铝电解电容的大小设置为每安培负载电流100μF左右。
1.3.3 电源及其监控电路
由于需要对单片机控制电路和电机驱动电路分别供给5V、3V和24电源，而我们决定使用的是24V蓄电池，因此必须通过转换电路获得5V电源。+24V变为+5V，电源电路设计原理图4和电源的监控电路见图5。
在输入端需要并联两个4700 u和0.1 u的电容，4700 u的电容起到抗干扰，防电压冲击作用;0.1 u电容起到滤波作用;5V输出端并联一个100 u电容起到抗干扰和防止冲击电压的作用。为了防止电流过大烧坏DC-DC模块，在电路输入输出端都加装两个2A的保险丝。
通过同时调节两个变阻器，可使到当电源电压大于24 V时，比较器U_JKB的反相输入电压比正相输入电压的值小，比较器输出为高电平，监控灯亮;当电源电压小于24 V时，比较器的反相输入电压比正相输入电压的值要大，比较器输出为低电平，监控灯不亮。
2 结语
该论文在进行大量移动机构和控制器设计调研的基础上移动机构，该机构使用的电机数量少，转向灵活，整体结构可以在三个平面内活动使得其对地形的适应能力相应提高，就移动机构的地形适应性和相应的控制器的设计进行了研究，在该控制器的设计中，还存在着诸多不足之处和可以继续研究的地方，
参考文献
[1] 彭鸿才.电机原理及拖动[M].北京：机械工业出版社，1994.
[2] 陈传硕，田丽华.PID控制参数的整定方法[J].长春邮电学院学报，1994，12（l）：9-16.
[3] 陶永华，尹怡欣，葛芦生新型PID控制及应用[M].北京：机械工业出版社，2000.
篇3
【关键词】DSP2812；硬件；电路设计
1.引言
近年来，随着现代信息技术的飞速发展，数字信号处理技术已经广泛应用在电子、通信、计算机等众多领域，成为最热门的技术之一。数字信号处理器DSP的功能日益强大，技术不断升级，系统不断完善，DSP技术的应用和普及，已经成为不可逆转的潮流。数字信号处理器（digital signal processors）简称DSP，在20世纪80年代就已很成熟，在较多的应用领域中逐渐取代传统的采用模拟信号进行设计与分析来处理设备和控制器同时使用模拟器件实现的模拟信号处理系统。数字信号处理技术和设备相对于模拟信号处理系统要更具灵活性、精确性、较强的抗干扰性、处理速度快、稳定的性能、设备尺寸更小、便于升级等优点。它在通信、医疗、航空航天、军事、工业等方面得到了广泛的应用；该文章本着应用的普遍性而设计DSP硬件电路。
2.硬件设计方案
图1 硬件设计方案总体框图
2.1 电源芯片电路
TMS320F2812芯片所需的电压等级有多种，分别是1.9v、3.3v；电路所需电压分别有正负10v、正负15v、模拟5v、数字5v。
3.3v供电用芯片为TPS75733电源转换5v到3.3v，其电流输出可达3A；主要提供I/O模拟电源、ADC模拟电源以及Flash核电源还有总线收发器74AHC245；具体电路见图2.1。其中C37、C27和C32都是作为滤波电容。
图2.1 3.3V供电电路
另外由于系统中的DSP要承担大量数据计算，内核频繁的转换会使系统功耗大大增加，所以降低内部CPU的核心工作电压可以大大降低系统功耗，DSP的内核工作电压是1.9V；用TPS76801QDR（DC-DC）电压调节器3.3v转1.9v输出电流可达1A具体电路见图2.2。其中C1、C2为滤波电容。
图2.2 1.9V供电电路
的推荐值是30.1、那么根据：
=
计算的=18.2。
图2.3电路为输入5v输出±15v主要供给AD7656、DAC7744芯片等。
图2.3 15V供电电路
2.2 复位电路
DSP复位电路，对整个系统有不可忽视的作用；系统的及时复位，在系统运行中出现故障时能够有效的保护重要数据并及时重启系统快速恢复正常，从而避免一些不必要的损失。对于复位电路，应确保复位低电平时间足够长（一般20ms以上），使DSP系统可靠复位，同时复位电路还需稳定、可靠，防止误复位。故此我们选用芯片TPS3823-33DBVT（延迟时间200ms）作为复位芯片复位电路，拥有上电复位、手动复位；具体电路见图2.4.其中C67作为滤波电容。
图2.4 复位电路
2.3 晶振电路
DSP芯片内部一般有自己的时钟系统。为了满足开发的需要，允许用户自行配置特定频率，尤其是时序的频率/周期有严格要求时。这样外接一个晶振就可以随意配置工作频率了。本原理图无源晶振引脚出并联两个电容C66和C68是两个起振电容为了形成回路，方便起振，具体电路见图2.5。
图2.5 晶振电路
2.4 D/A数模转换电路
数模转换器DAC774共有16位数据输入，4路输出；DAC7744左侧与DSP数据线相连接，右侧四路模拟信号输出通过INA105和REF102实现正负10v的输出参考，见图2.6和2.7。
图2.6
DAC7744的控制：通过DSP的地址总线XA（1）、XA（2）、XZCS0AND1（XINTF区域0和1的片选）、实现对该芯片的逻辑控制。
图2.7
DAC7744的控制逻辑：
这时候，相应的四个DA通道的地址分别是：
unsigned int * DA_CHANNEL0= （unsigned int *） 0x2c00；
unsigned int * DA_CHANNEL1= （unsigned int *） 0x2c04；
unsigned int * DA_CHANNEL2= （unsigned int *） 0x2c02；
unsigned int * DA_CHANNEL3= （unsigned int *） 0x2c06。
2.5 A/D模数转换电路
A/D采样芯片根据的是DSP系统处理的模拟信号带宽。采样定理表明采样频率必须大于被采样信号带宽的两倍，通讯信号的带宽一般为25kHz，语音信号为几kHz～几十kHz，图像信号可达8MHz。
两片AD共12通道同时采样、每通道250KSPS转换率、模拟输入为±10v/15v可选。
A/D输入信号还需要经过一些滤波处理，应用的是LM2902M内嵌四个独立放大器，具体电路见下图（附图2.8了四路输入信号AIN00-AIN03）总共三片LM2902也就是12路。
图2.8 输入滤波处理电路
而每一片AD76566路输入、那么两片AD7656也就是12路输入。输出16路数据线与DSP数据线相连接。
AD7656的控制：PF12、O1a、XRD三个控制信号。
在确定AD与DSP的连接电路之前，我们先简单了解下AD大致工作原理
图2.9 AD工作时序图
CONVST A，B，C，上升沿对所选ADC启动同步转换，转换时间为3us；BUSY高电平时忽略任何CONVST边沿，变为低电平是表示转换结束，CS、RD同时低电平时，使能输出通过16根数据总线；由上述以及对DSP的一些了解得出：DSP连接2片AD具体硬件连接见图2.10。
图2.10 A/D模数电路
SN74LS139是内嵌两个二四译码器的芯片；左侧有DSP的地址线：XA（8）、XA（9）、XA（3）、XA（4）和DSP的片选信号：XZCS2（XINTF区域2的片选）和XZCS0AND1（XINTF区域0和1的片选）、右侧输出作为控制信号的O0a、O1a、O0b、O1b、O2b、O3b；分别作为的控制两片AD7656和四片74AC16373（具有三态输出的16位透明D类锁存器）。
因为，我们选用的是ZONE0/ZONE1的片选信号，ZONE0的寻址范围是0x20000—0x3FFFF，而我们用地址线XA8和XA9来片选AD芯片（10对应AD0，11对应AD1），其地址相应的选为0x2a00和0x2b00
2.6 存储器SRAM、Flash、EEROM
2.6.1 SRAM
在TMS320F2812的内部拥有两块4K×16位、一块8K×16位、两块1K×16位的单周期访问RAM，为了满足将来更复杂、更精确的运动控制需要，在本设计中对TMS320F2812外扩了一个512K×16位的静态RAM。在该设计中选用了IS61LV51216芯片，这是一种512K×16位的高速静态RAM芯片。该芯片使用了高性能的CMOS技术，使其运行速度快、功耗低。
当CE引脚为高电平或悬空时，该芯片处于待机模式，此时芯片功耗可降低到CMOS的输入水平。通过芯片使能引脚CE和输出使能引脚OE使内存扩展变得很方便，这两引脚都为低有效。写使能引脚WE低有效，它控制了存储器的读和写。对数据高、低字节的访问由高字节使能引脚BHE和低字节使能引脚BLE控制着，右侧和DSP的数据线相连接，地址线和DSP地址线相连接；具体见图2.11。
图2.11 SRAM电路
2.6.2 FLASH
在TMS320F2812的内部拥有128K×16位的Flash存储器，但为了实现将来更复杂的算法、更精确的控制，在本设计中对TMS320F2812外扩了一个512K×16位的Flash存储器。外扩的Flash存储器我选用的是SST39VF800A芯片。该芯片所需的工作电压为2.7V-3.6V，在本设计中使用3.3V电源为其供电。它提供了14微秒的典型单字编程时间。
它可使用10000次，且数据可保存100年以上。我选用的该芯片为48引脚，且为贴片封装。
SST39VF800A芯片是通过调用函数来操作。而指令被用于设备存储器的操作函数的初始化，并且指令是采用标准的微处理器时序写入设备的。当CE保持为低时，WE也为低，则指令被写入。地址总线在WE或CE的下降沿被锁存（两者中的后者），而数据总线在WE或CE的上升沿被锁存（两者中的前者）。
对SST39VF800A的读操作是通过CE和OE来控制的，并且两者都必须同时为低时才能从TMS320F2812的输出口读取数据。CE用于设备的选择。当CE为高电平时，芯片不被选中且只有待机消耗。OE用于控制数据的输出。无论CE和OE中的任一为高电平时数据总线呈现高阻状态。
图2.12 FLASH电路
图中SST39VF800A芯片的19根地址线引脚与TMS320F2812芯片的19根地址线引脚相连，SST39VF800A芯片的16根数据线引脚与TMS320F2812芯片的16根数据线引脚相连。SST39VF800A芯片的9、12、13、14、15、47引脚悬空，27、46引脚接系统数字地，37引脚接系统的3.3V电源，在该电源接入前先经过0.1uf电容滤波。SST39VF800A芯片的26引脚与TMS320F2812芯片的88引脚XZCS2相连，由TMS320F2812决定是否使能SST39VF800A使用外扩Flash。
SST39VF800A芯片的11与28引脚与TMS320F2812的84（XWE）、42（XRD）引脚相连，由TMS320F2812控制SST39VF800A的写与读。
2.6.3 EEPROM
在TMS320F2812的内部拥有128K×16位的ROM，在本设计中对TMS320F2812外扩了一个64K的串行总线的EEPROM。
在本设计中选用的EEPROM芯片型号为AT25080N，容量为1K*8BIT；该芯片所需的供电电压范围为2.5V到5.5V，因此我使用3.3V的系统电源为其供电。
F2812的SPI的模块可以和AT25080无缝接口，其中SPI模块处于主模式，AT25080处于从模式，具体接口如图2.13所示。
图2.13 SPI接口电路
2.7 外设接口（串行通信RS232、JTAG口）
2.7.1 串行通信接口RS232
TMS320F2812的串口可支持16级的接收、发送FIFO，从而减少了串行通信时对CPU的开销。TMS320F2812的SCI模块使用的是标准非归0数据格式（NRZ），可与CPU或是其它的通信数据格式相兼容的异步外设数字通信。在不使用FIFO时，TMS320F2812的SCI接收器与发生器用双级缓冲来传送数据，它们有自己的独立使能与中断位，能单独操作，也可在全双工模式下同时操作。
TMS320F2812的SCI模块要对所接收的数据进行间断、极性、超限、帧错误检测，以保证数据的完整。也可对16位波特率控制寄存器编程来配置不同的SCI通信速率。
图2.14
图2.15
TMS320F2812的SCI模块要对所接收的数据进行间断、极性、超限、帧错误检测，以保证数据的完整。也可对16位波特率控制寄存器编程来配置不同的SCI通信速率。
TMS320F2812的SCI通信接口具有以下特点：两个外部引脚：SCITXD（SCI数据发送引脚），SCIRXD（SCI数据接收引脚）。
在TMS320F2812的SCI模块外部使用了SNP202EEN芯片来进行电平转换；SNP202EEN是专为RS-232标准串口通信接口设计的﹢5V单电源供电的收发器，RS232串行通信接口模块具体电路见图2.15。
2.7.2 JTAG（Joint Test Action Group）接口设计
本设计所使用的TMS320F2812芯片采用了5个1149.1-1990IEEE标准协议和IEEE标准的测试扫描接口，及两个TI扩展接口（EMU0与EMU1）。
TMS320F2812芯片的JTAG接口除了需要TRST、TMS、TDI、TDO、TCK五个JTAG信号还有电源信号VCC、接地信号GND。图2.16为TMS320F2812的JTAG接口。
图2.16 JTAG接口
该接口中TDO、EMU0、EMU1引脚的驱动电流为8mA。在该接口中，由TRST引脚控制仿真器的扫描操作。TMS320F2812的TRST引脚有一个内部下拉电阻并从不被拉高，但该下拉电阻不是很大，并不会成为系统扫描的负载。
EMU0、EMU1引脚与TRST引脚同样重要。在驱动小的大负载电路中经常会产生电压的跳变，从而产生噪声波。若不将这些噪声波经过适当的处理就会对芯片产生错误信号，从而发生误操作。TMS320F2812芯片的数据手册中推荐了将EMU0、EMU1引脚经过一个电阻值在2.2K到4.7K的电阻上拉到高位。因此在本设计中选用了两个4.7K的上拉电阻20R、21R连接到3.3V电源上。
在5引脚上的3.3V电源旁并联一个0.1uF的电容C63是为了起到滤波作作用。
2.7.3 I/O扩展
方案a（复用I/O输出端口）：
图2.17 复用I/O输出端口电路
DIR为高电平时A输入B=A
DIR为低电平时B输入A=B
DSP的通用IO输出后需要一个起缓冲保护作用的芯片，本文选用了TI公司的SN74 CBTD3384C芯片。
该芯片具有如下特点A和B端口具有到-2V的关断隔离，保护集成二极管将5V输入电平转换为3.3V输出双向数据传输，传输几乎无延迟、低通电阻特性（典型值为3?）；Vcc的电压范围为4.5V到5.5V我们用5V。具体电路见图2.18。
图2.18
方案b（通过复用数据总线）：
图2.19 复用数据总线电路
74AC16373为16位带锁存。通过二四译码器输出控制端分别作为四片74AC16373的片选信号。*10的锁存信号是DSP的通用I/O引脚：PG05。
3.总结
原理图的设计是整个设计的基础，而PCB板子的设计是系统是否有良好的抗干扰能力的关键。PCB设计归纳总结如下：DSP与FLASH、SRAM、EEPROM之间是重要的高速数字信号通讯，FLASH、SRAM、EEPOM芯片要尽可能的离TMS320F2812近一些，它们之间的连线要尽可能短，并且是直接连接。
模/数分开布局。模拟量信号的器件要尽量集中布置，使得模拟地能在整个的数字地中留出一个独立的模拟信号范围，以免数字信号对其干扰。对那些模数混合的器件，比如D/A转换器，一般将其作为模拟器件来处理，把它放在模拟信号区域内，并提供一个数字信号回路，使数字噪声返回信号源，以减弱数字噪声对模拟信号影响。
对时钟信号、片选信号和总线信号，应该尽量远离I/O线与接插件。TMS320F2812的时钟输入很容易受干扰，因此时钟产生器要尽量的靠近TMS320F2812，时钟线尽量短，而晶体振荡器外壳尽力接地。在晶振旁路上加去耦电容，可以减弱高频噪声对其影响，同时还可作为储能元件，吸收和提供系统在开、关瞬间的充放电。
4.结语
本文针对广泛应用与工业控制领域的TMS320F2812，结合DSP开发经验，详细介绍了其各个功能模块的电路，为不同情况下应用TMS320F2812芯片提供了设计参考。
参考文献
[1]苏奎峰，吕强，耿庆峰，陈俭.TMS320F2812原理与开发[M].北京：电子工业出版社，2005：04.
[2]Texas Instruments.Recommended Power Solutions for the TMS320F2812 DSP，2003.
[3]周日贵，胡景春，叶水生，邹文栋.定点DSP开发实践[J].器件与电路，2003，4.
[4]杨炼，管庆.DSP开发中值得注意的几个问题[J].电子产品世界，2003，6.
[5]苏奎峰，吕强，蔡昭权，张永谦，DSP应用系统设计[M].北京：北京航空航天大学出版社，2008，05.
[6]陈利平.基于DSP的运动控制硬件设计[D].华北水利水电学院硕士学位论文.2011，05.
[7]宋玥，高伟强，阎秋生.基于DSP—TMS320C6713控制系统的最小系统板的设计[J].现代电子技术，2008，8.
篇4
近年来，为了满足高速率工作的需求，许多系统采用双倍数据率技术，如DDRSDRAM和双采样ADC等［1］。在这些系统中，时钟信号的上升沿和下降沿都会被用来采样数据，因此，内部时钟信号的占空比就必须稳定在50％，并且要求时钟抖动要很小。然而，外部输入的时钟很难保证占空比为50％，且时钟在系统内部传输时，器件的不匹配、工艺偏差和温度的变化等因素也会引起时钟占空比的变化。许多方法可以为电路内部提供稳定的、占空比为50％的时钟信号。基于延迟锁相环技术［和连续时间积分器技术的时钟稳定电路，由于其鉴相器都是采用门电路实现，极大地限制了电路工作的速度。传统的基于差分脉宽控制环路技术［4－5］的时钟稳定电路避免了使用鉴相器带来的速度限制，但由于电荷泵充放电回路的不匹配以及基准电压的不稳定，带来了额外的时钟抖动。本文提出了一种新型的基于全差分连续时间积分器的时钟稳定电路，避免了使用门电路鉴相器带来的速度限制和电荷泵充放电电流不匹配引起的时钟抖动的增加，电路结构简单、输出时钟抖动低。
2电路结构及分析
本文设计的时钟稳定电路由占空比检测电路、占空比纠正电路、延迟级和输出时钟缓冲器组成。占空比检测电路将经过延迟级后的差分时钟信号占空比量化为Vctrl＋和Vctrl－两个电压信号，电压信号通过跨导放大器后产生Iop和Iom两个电流信号，电流信号控制经过时钟输入缓冲级后的时钟信号的共模电平，从而达到调整输出时钟占空比的目的。
2．1占空比检测
电路占空比检测电路是一个全差分连续时间积分器。其中，R和C分别是积分电阻和积分电容；CL为负载电容；OTA是一个共源共栅作输出级的两级运算放大器。左上虚框中为两级运算放大器的偏置电路，通过偏置电流源产生运算放大器需要的偏置电流。在两级运算放大器中，第1级由于采用了二极管方式连接的PMOS管MP1和MP2，导致增益较低，输出信号差分作用到共源共栅输出级，增益主要在输出级获得，输入级增益为［6］：Av1＝gmN1／gmP1（1）第2级的增益为：Av2＝gmP4［（gmP6rdsP6rdsP4）（gmN4rdsN4rdsN6）］（2）该运算放大器的主极点由输出级决定，因此具有很好的稳定性和较高的单位增益带宽。图3右下虚框中为两级运算放大器的共模反馈电路，其工作原理为：当输出电压共模电平升高时，MP7，MP8管的栅压升高，流过MP7，MP8管的电流减小；由于流过MP9，MP10管的电流恒定，则流过MP11，MP12管的电流增大；通过电流镜的作用，流过MN9，MN10管的电流也增大，从而使运算放大器的输出共模电平减小。反之，当输出电压共模电平降低时，通过共模反馈电路的调整，会使输出共模电平升高。假设连续时间积分器中的OTA为理想运算放大器，当运放建立后，积分器输出电压为：Vctrl＝Vctrl＋－Vctrl－＝－1RC∫T0（V＋o－V－o）dt（3）当输出时钟占空比大于50％时，在一个时钟周期T内，Vo＋高电平时间大于Vo－，Vctrl减小；当输出时钟占空比小于50％时，在一个时钟周期T内，Vo＋高电平时间小于Vo－，Vctrl增大；当输出时钟占空比等于50％时，在一个时钟周期T内，Vo＋高电平时间等于Vo－，Vctrl不再发生变化，电路达到稳定状态。
2．2占空比调整
电路占空比调整电路由跨导放大器和输入时钟缓冲器组成，跨导放大器电路如图4所示，输入时钟缓冲器电路如图5所示。差分控制电压信号Vctrl＋和Vctrl－通过MOS管MN8，MN9产生差分电流，电流被MP6，MP7管复制后流过MN4，MN5管，然后经电流镜镜像后产生流过MN6，MN7管的差分电流，这些差分电流用于调整输入时钟缓冲器的输出信号VOM和VOP的直流电平，从而调整延迟级电路输入时钟信号的共模电平。MP0，MP1和MN0管为电路提供偏置电流，MP4，MP5，MN3管以及电阻R1，R2构成的差分电路为输入差分对提供负反馈，从而提高电路的线性度。电路也被用于时钟稳定电路的延迟级和输出时钟缓冲器，为了减小电路的时钟抖动和降低输入信号的摆幅，输入管和尾电流源管均采用较大的宽长比。占空比调整电路的工作原理当输入时钟占空比不是50％时，由跨导放大器产生的差分电流使得输入时钟缓冲器输出的差分时钟信号直流电平提高有差异，从而改变延迟级电路输入差分时钟信号的共模电平，调整输出时钟占空比。
3仿真结果及分析
电路采用0．18μm标准CMOS工艺设计，利用CadenceSpectre仿真工具进行仿真，电源电压为1．8V，输入时钟信号频率为2GHz。当输入时钟占空比分别为20％，50％和80％时，时钟稳定电路输入时钟信号、控制信号及输出时钟信号的仿真波形分别如图7、图8和图9所示，输出时钟占空比分别被调整为49．78％，50．03％和50．80％。可以看出，本文设计的时钟稳定电路具有调整时钟信号占空比的功能，能将输入时钟信号占空比由20％～80％调整为50％±1％，满足电路设计的要求。为了分析时钟稳定电路输出时钟信号的周期稳定性，利用CadenceSpectre仿真工具对输出时钟信号的抖动进行了仿真，结果如图10所示。仿真得到的时钟抖动大小为131．053fs，满足超高速A／D转化器对内部时钟信号抖动的要求。
4结论
篇5
关键词 分析设计法；电气控制；原理图
中图分类号：TM921.5 文献标识码：A 文章编号：1671-7597（2014）10-0124-01
1 分析设计法
分析设计法是根据生产机械对电气控制的要求，收集、分析、参考国内外现有的同类生产机械的电气控制电路，利用基本控制环节和典型控制单元电路，按各部分的作用和联系组合起来，经过补充、修改和综合处理，以满足控制要求的完整电路。
1）设计主电路：按照产品设计要求，设计电动机的起动、运行、调速和制动的主电路。
2）设计控制电路：设计满足主电路各电动机的运转要求的控制电路。
3）特殊控制环节的设计：连接各单元环节构成满足整机生产工艺要求，实现加工过程自动运行的控制电路。
4）辅助控制电路设计：对保护、联锁、检测等控制环节的设计。
2 分析设计法的步骤
1）主电路设计：按照产品工艺，对电动机提出的起动、运转和制动的要求，设计主电路。
2）基本控制电路设计：根据主电路运行的要求，设计出基本的控制电路。
3）特殊控制环节的设计：根据机构运行时的特殊要求，设计特殊控制环节。
4）联锁保护控制的设计。
5）综合检查、完善和简化电路，必要时可通过实验验证。
3 分析设计法之设计举例
横梁升降机构的电气控制设计：
1）主电路设计。横梁升降机构控制：按照设计要求，分别由电动机M1，来拖动横梁的升降。用电动机M2，来拖动横梁的夹紧。并且按要求两台电机要实现正反转控制，采用四只接触器kM1、kM2、kM3、kM4分别控制两台电机正反转，如图1所示，为主电路。
图1 主电路
2）控制电路基本环节的设计。横梁的升降调整运动：采用四只接触器kM1、kM2、kM3、kM4分别控制两台电机正反转。用上升点动按钮SB1和下降点动按钮SB2，通过中间继电器KA1和KA2实现对四只接触器kM1、kM2、kM3和kM4的控制。如图2所示。
图2 基本控制电路
3）控制电路特殊环节的设计。横梁上升运动：使夹紧电机M2先工作至横梁放松后，M2停止工作，同时M1升降电机工作，带动横梁上升。横梁下降运动：先放松再下降控制，下降结束后有短时回升运动，用断电延时型时间继电器kT进行控制。如图3所示。
4）联锁保护控制的设计。限位保护，由行程开关SQ2上升限位，SQ3拧下降限位控制。互锁保护：KA1控钔上升与下降的互锁，kA2控夹紧与放松互铛。短路保护：由熔断器FU1、FU2和FU3执行。经过上述多次修正，使横梁升降电气控制电路达到完善，如图3所示。
图3 修正后的横梁升降电气控制电路
4 结束语
分析设计法，步骤清晰，循序渐进，简单易掌握。一张比较完善的电气控制原理图完成后，应反复审核电路工作情况，并安装控制电路运行，发现问题及时修正电路，以满足生产技术要求。
参考文献
[1]许缪编.电机与电气控制[M].机械工业出版社，2009.
[2]麦崇裔编著.电气控制与技能练[M].电子工业出版社，2010.
篇6
1阻容降压稳压电路的设计与分析
1.1阻容降压稳压电路设计本文所设计的阻容降压稳压电路如图2所示，Fuse为保险丝，参数选取为1A/250V，当输入端流入大电流，保险丝熔断，从而保护阻容降压稳压电路器件不被损坏。压敏电阻R0选取14D471K，用来防浪涌，能够起到保护作用；限流电阻R1、泄放电阻R2和限流电容C1构成阻容降压电路；D1半波整流二极管，D2在市电的负半周时给C1提供放电回路；D3、R6为初级稳压电路，R3、C2组成滤波电路，R4、Q1、D4构成串联稳压电路。
1.2阻容降压及整流电路原理及分析虽然利用变压器降压，可以得到稳定的电压与较高的效率，由于变压器包含绕制线圈，会占用很大的空间，在实际布线与安装时就会造成一定的困难；另一方面，对于企业来说，利用变压器降压，成本也会增加；阻容降压的核心元件是一个电阻和电容并联，实际上就是利用容抗限流。而电容器起到一个限制电流和动态分配电容器和负载两端电压的角色，限流（降压）电容器C1一定要选择耐压高的，通常要大于两倍的电源电压，因为当阻容降压电路空载时，输出电压只有三十多伏，市电220V电压大部分都加到电容C1上。R2为泄放电阻，当正弦波在最大峰值时刻被切断时，电容C1上残存电荷无法释放，会长久存在，如果人体接触到C1的金属部分，就会有强烈的触电可能，而电阻R2的存在，能够将残存的电荷泄放掉，从而保证人、机安全。泄放电阻的阻值和电容的大小有关，一般电容的容量越大，残存的电荷越多，泄放电阻的阻值就要选小一些的。经验数据如表1所示。D1为半波整流二极管，虽然半波整流效率仅是全波整流的一半，但不推荐使用桥式整流，因为在电路中总希望整个电路只有一个公共参考点即接地点。当采用阻容降压方式进行交直流转换时，如果采用桥式整流，在交流端和直流端不可能只有一个公共参考点，当交流端的零线和火线反接时，直流端的参考点可能会带电，因此这种做法不安全。当采用半波整流时，可以保证交直流端的参考点都接到交流端的零线上，在电路调试时可以保证相对安全一些，这非常重要，因此使用半波整流电路。
1.3稳压电路分析本文所设计的初级稳压电路模型如图3所示，在图3中，R为限流电阻，rZ为稳压管的内阻，RL为等效负载。在初级稳压电路中，利用稳压管的电流调节作用，通过限流电阻R上电压或电流的变化进行补偿，达到稳压的目的。为使Sr数值小，需增大R；但在Uo和负载电流确定的情况下，若R的取值大，则Ui的取值也会变大，这样导致Sr变大。因此初级稳压电路的Sr值一般在0.01左右，初级稳压后输出电压的纹波系数比较大，因此初级稳压性能较差。初级稳压后输出的纹波系数较大，不能满足后级芯片输入电压的要求，引入串联稳压电路，如图4所示，该电路中引入深度电压负反馈使输出电压稳定，达到输出电压Uo在Ui变化或负载电阻RL变化时，输出电压基本不变。对于图4所示的串联稳压电路，当电网电压波动引起Ui增大，或负载电阻RL增大时，输出电压Uo将随着增大，晶体管T发射极电位UE升高；由于稳压管DZ端电压保持不变，晶体管T的UBE减小，晶体管基极电流Ib减小，发射极电流Ie也减小，从而使Uo减小；当电网电压波动引起Ui减小，或负载电阻RL减小时，输出电压Uo将随着减小，晶体管T发射极电位UE降低；由于稳压管DZ端电压保持不变，晶体管T的UBE增加，晶体管基极电流Ib增大，发射极电流Ie也增大，从而使Uo增大；因此可以保持输出电压Uo保持不变。
2电路仿真和测试
本文采用NI公司的Multisim软件对阻容降压的稳压电路进行设计和仿真。图5～图7为整个阻容降压稳压电路的瞬态分析仿真结果，瞬态分析扫描时间为1.5s。图5为市电220V经阻容降压和半波整流后的输出电压仿真波形，可以看出输出电压的纹波比较大，交流分量大（即脉动大）；并且会随负载电流的变化发生很大的波动，因此只适用于对脉动要求不高的场合。图6为初级稳压输出的仿真图，可以看出，经过初级稳压后，电压纹波变小，但稳压系数仍较大，电压稳定在24V左右，仅能满足对稳压性能要求不高的场合。图7为阻容降压稳压电路最终输出电压仿真情况，稳压电路输出电压纹波消失，输出电压最终稳定在5.0859V，同时该阻容降压稳压电路的从上电到稳压的时间约为241.7062ms，满足高性能电路的稳压需要。根据阻容降压稳压电路的原理图2，实际的阻容降压稳压电路的测试结果如图8所示，图8(a)为电路上电瞬间的输出波形，由于电路从上电到稳压的时间很短，所以波形很陡。图8(b)为最终稳压电路的输出电压，输出稳压的平均值为5.04V，最大值为5.12V，最小值为4.96V，与稳压电路仿真结果5.0859V仅相差0.0459V，因此稳压性能很好，满足对输入电压为5V专用芯片（ASIC）供电要求。
3结论
篇7
高通道数、同步采样、高性能数据采集系统的布局布线考虑
从仪器仪表到医疗的许多应用领域都要求对大量高性能模拟信号进行同步采样。在高通道数系统中，多IC和去耦元件的布局，以及电源、敏感模拟信号和高速数字控制线路的布线，都可能非常具有挑战性。例如，AD7606等模数数据采集系统（DAS）设计用于电力线监控和继电器保护应用，设计和布局工程师在这些应用中就会碰到此类布局布线挑战。DAS模数转换器（ADC）可简化高通道数系统的物料要求，尤其是如果DAS提供8通道同步采样16位ADC，并集成双极性输入信号调理电路、输入过压保护电路、抗混叠滤波器、高性能ADC、基准电压源以及基准电压缓冲电路。
对于设计人员，针对通道间匹配和器件间匹配进行优化的参考电路布局，将有助于简化高通道数系统的校准程序。该参考电路强调一点：为了实现良好的通道间匹配和器件间匹配，模拟输入通道的对称布局和器件去耦非常重要。它还明确了各DAS器件、基准电压源和基准电压缓冲器的关键去耦电容，并强调了这些电容相对于IC的位置关系。
用于测试和测量的精密仪器仪表
随着精密仪器仪表以及测试和计量应用对精度的要求不断提高，人们正在开发精度更高的元件，以满足这些需求。20位AD5791DAC等数模转换器，就是这种高端精密器件的实例。DAC为设计人员提供高达1×10-6水平的精度特性，而且无须用户校准。然而，为如此高的精度设计电路时，设计人员常常需要精心考虑器件选择和布局布线技巧。
尽管AD5791之类的精密1×10-6器件已上市，但构建1×10-6系统并非易事，不能草率对待。必须全面考虑在这个精度级别出现的误差源。1×10-6精度电路中的主要误差源为噪声、温度漂移、热电电压和物理应力。应遵循精密电路的构建技术，以尽量降低此类误差在整个电路中的耦合和传播效应，以及外部干扰的引入。
通过简单的R-C滤波器，即可相对简单地消除高频噪声，但0.1～10Hz范围内的1/f噪声却很难在不影响直流精度的情况下滤除。降低1/f噪声最有效的方法是避免其进入电路之中。利用实验室电路CN0191等参考电路，有助于设计人员详细了解为缓冲基准电压和DAC输出而选择高精度低噪声放大器的核心优势。电路笔记选择的放大器可确保所引入的1/f噪声不会占信号链噪声预算的主要部分。
参考电路选择的器件旨在实现最佳系统性能。布局布线经过精心规划并记录在PDF和Gerber文件中，有助于客户实现预期的20位性能。参考电路笔记常常还会说明为再现器件数据手册所述的额定性能而开发的系统评估板和软件。图2显示了采用CN0191所述原则而实现的噪声性能。
适合过程控制应用的完全可编程通用模拟前端
图3所示电路是一款适合过程控制应用的完全可编程通用模拟前端（AFE）。如今，许多模拟输入模块使用线链路（跳线）来配置客户输入要求，配置和重新配置模拟输入通道需要时间、知识和手动干预。该解决方案的价值在于它用全软件配置方案取代了手动配置，能够为最终用户提供业界领先的性能并节省成本。
篇8
1Proteus仿真软件简述
Proteus软件是英国LabCenterElectronics公司出版的EDA工具软件(该软件中国总为广州风标电子技术有限公司)。它不仅具有其它EDA工具软件的仿真功能,还能仿真单片机及器件。它是目前比较好的仿真单片机及器件的工具。虽然目前国内推广刚起步,但已受到单片机爱好者、从事单片机教学的教师、致力于单片机开发应用的科技工作者的青睐。该软件包含ISIS和ARES两个软件部分,这两个部分在大环境下扮演着两个不同的重要角色,都有着举足轻重的作用。在日常工作中,ARES部分是用来当PCB设计工作的助手,进行有效辅佐,而ISIS则是主要负责在仿真开启的环境下对电路原理和模拟电路的设计工作。
2Proteus仿真软件进行仿真电路设计的过程分析
在电子电路实训过程中,proteus仿真软件在进行仿真电路设计时,要在软件编辑界面,按照需要模拟的实际电路思路,设计出一套最符合实际情况的电子电路图,再通过许多相关数据计算,尽可能在最短的时间内完成对电路的初步设计和对数据的测量与计算整理,最后完成整体的模拟电路设计,然后利用软件的电路生成功能,输出最后的电路设计图。为了确保电路设计的顺利进行,仿真电路设计过程可以这样:先确定核实设计项目,然后运行proteus软件,绘制初步的电路原理图,然后根据原理确定需要的元件种类和数量,启动仿真系统,用虚拟仪器检测然后读出数据,分析结果,如不符合要求,对元件或者电路作适当修改然后再次检测,当符合要求时,要对电路进行完善,确定无误后敲定最终设计方案,然后系统自动生成电路图。
3Proteus仿真软件的仿真电路设计与调试
在进行电路工作前,相关人员要检查虚拟测量仪器与被测量点的两个终端是否处于正常连接状态,还要确定信号源良好的接地情况,其中还要注意示波器与地线的连接状况。测量结束后要确保测量结果是GND的相反波形,有利于后续对电路的研究。实验过程中,要时刻注意电压表,电流表的指针位置,而在仿真电路时,要注意串联电路中电流指针的指数,如有任何问题,要及时地在相应的执行操作界面,通过网络,对电压作出适当调整,然后继续进行仿真电路的研究试验,推动proteus仿真软件在电子电路设计应用中的发展。
4Proteus仿真软件的实用电路分析
在今后的与电路设计有关的工作当中,我们不光要充分发挥并发展proteus仿真软件,还要通过合理的方法来判断研究proteus仿真软件在未来电路研究中的发展趋势,然后进行相应改进。而proteus软件还需要通过传感器电路,正弦电路等实用电路中不断的进行试验和探索,最后才能把此项技术落实到实际电子科技产品的生产环节当中去。所以,我们再使用该软件进行电路设计和分析时,要把重点放到传感器电路和正弦电路等电路的实用性上,结合实际情况探究,才能更好地让软件适用于各种实用电路的应用。还能开发出仿真系统的其他用法和功能,促使电子行业发展,为以后的研究工作打下坚实的基础。
5结语
综上所述,现阶段proteus仿真软件的应用已经十分广泛,而其使用功能也十分便利和强大,在进行电子电路设计时,为了能够更深刻研究电路的工作情况,更准确地对电路中存在的不足之处进行调整,我们要进一步对软件进行挖掘研究,明确操作规范,开发出更实用的功能以便使用。还能改善传统的电子电路设计工作,并检测出其中的缺陷,为降低电路实验成本,更有效地完成实验和缩短实验时间等方面,都有积极的推进意义。
作者:侯彬 单位:东北石油大学秦皇岛分校
参考文祥
篇9
【关键词】电子设备 电子电路 接地技术 抗干扰能力 干扰抑制
中图分类号：V443 文献标识码：A文章编号：
一．引言
我们知道在电子电路设计中的接地技术直接关系到了电器的使用寿命以及安全程度。在我国当前，各种各样的电子产品相继诞生，电子产品的应用也日益的广泛，可以说电子产品已经成为了人们生活工作的一个重要的组成部分。我们知道电子干扰是有很大的危害性的，它不仅仅严重的降低了电子系统的可靠性，还能够对人体的健康产生很大的负面作用。例如一些电子产品以及仪器就对电子电路的干扰十分的敏感，最常见的有家用电器比如收音机，电视机等等，还有一些医用设备，比如心脏起搏器等等。这些对电子电路的干扰电磁波都十分的敏感，干扰严重影响了这些设备的正常工作，严重的甚至使这些设备无法工作。为此，我们必须重视电子电路抗干扰能力的设计，可以说电子电路的抗干扰能力已经成了当前电子电路设计的一个非常重要的一方面，这是因为如此接地技术才显得如此重要，可以说接地技术的高低已经直接影响到了电子电路的抗干能力了。
二．接地技术的种类和目的
我们知道电磁干扰对电器具有很大的影响，严重的降低了其稳定性，也不利于工作人员的身体健康。为了保证用户用电的安全可靠，必须注意电子电路设计中接地技术的科学合理性。我们知道安全保护接地是接地技术中比较常见的一种，采用这种接方式地主要是为了保护用户的安全，在实际的生活中有的电器年记哦久了，则其绝缘性能下降，这样就给用户带来了很大的安全隐患，采用这种保护性的接地就是为了消除这种安全隐患而采取的措施。再者一些电器设备在运行的过程中会产生积累静电，这样就及其容易引起接触性的触电，甚至引起电器的爆炸，其危害极大，为了防止类似情况的发生，一般采用的接地方法是屏蔽接地法，能够有效的防止静电积累造成的损失。最后我们知道电磁干扰对电器设备是有很大的影响的，为了避免电器设备受到太多的电磁干扰，采取接地的方法可以有效的配出干扰，保证电器正常运行。
三．接地技术中的接地方式
电子电路设计中接地方式是比较多的，其接地方式不同那么它产生的效果也会不同，所以对于比较常见的几种接地方式我们要充分的了解，只有这样才能在具体的电子电路设计时运用自如。以下介绍两种最为普片使用的接地方式。
保护接零
一般用于三相四线制供电系统中的中性线，是电路环路的重要组成部分，在零线直接接地的一相四线制电网中，设计中一定要注意将电子电器设备征程运行时小带电的金属外壳于电刚的零线连接起来，这样一旦当电器设备中的某一项发乍漏电或者是碰壳时，由于事先金属外壳与零线相连，形成的单向短路，电流非常大，使电路保护装置迅速动的切断电源，从而保护了操作人员的人身安全和电网其他部分的正常运行，同时也可以避免一些重大安全事故的发生。
保护接地
接地保护的主要目的是为了防止用户触电，为了保护用户的安全而采取的措施，保护接地可以说是电子电路设计中最为常见的接地方式，一般来说对于那些中性点不接地的电网都采用保护性的接地方式，采用这种方式则电器设备的支架以及外壳均要接地，这样能够取得比较好的效果，有效的保护的电器安全一用户的安全。
四．电子电路设计中系统接地
通过接地技术的研究我们知道电子电路仪器中的电子仪器设备控制系统中遇到经常需要解决的就是系统接地问题，这也是设计中的一大难点。系统接地线是各种电路中的静态，动态电流的通道，同时又是各级电路通过共同的接地电阻相互耦合的途径，这样就形成了电路之间相互干扰的薄弱环节，所以电子电路设备中的切抗干扰技术，都和接地有很直接的关系。设计合理的接地足抑制噪音和防止干扰的主要途径，不仪能保证电子电器设备的正常，稳定和可靠性工作。
五．电子电路设计中系统接地的原则
根据不同的干扰源要设计不同的接地技术和工艺，不能存在侥幸认为电路中只要有一点接地就能消除干扰，要寻求综合性质的接地方式，才是最为安拿有效的，接地点的选择要恰当，避免设计不当引起的新的干扰。接地点的选择除了安全性外、还要一并考虑屏蔽效果的兼容性，就是要通过接地屏屏蔽技术达到消除多种干扰的综台目的。一般来说．电子电路设计如何和大地接触，与系统的工作稳定性能有着极为密切的关系，设计中常用以下三种方式。
1.浮地方式．不接触大地的悬浮方式。是将电路设备与公共地可能引起环流的公共导线隔离开来，从而抑制来自接地线的干扰。这种接地方式的缺点是设备不与大地直接相连．容易出现静电积累现象，这样积累起来的电荷达到·定程度后，在设备和大地之间会产生具有强人放电电流的静电击穿现象。
2.单点接地方式，我们知道采取两点接地扥方式很容易形成接地环路，一点接地的主要功能就是消除接地环路的形成。
3.多点接地方式，对于工作频率较高的高频电路，由于各元器件的引线和电路本身布局的电感都将增加接地线的阻抗，一点接地方式已不再适用
五．结束语
当前我国的经济快速发展带动了我国电子行业的迅速发展，各种电子产品相继诞生，并且应用日益广泛。在当前，我们已经进入了信息时代，各种各样的电子产品已经成为了人们生活的一部分，和人们的生活紧密相连，所以电子产品已经成为了当今不可或缺的一部分。但是我们知道，电子产品都存在电磁干扰，这不仅仅严重影响了电子系统的可靠性而且也严重危害到了工作人员以及用户的健康状态。所以，正是因为这个原因在进行电子电路设计时，我们要充分考虑其接地技术，这样可以有效的抗干扰能力。提高电子设备的抗干扰能力不仅仅可以提高经济利益还可以提高社会效益。可以说科学的接地技术已经成为了电子电路设计的一个重要的方面，是在电子电力设计工作中必须认真考虑的问题，其重要性不言而喻。所以本文就这个问题作了简单的探讨。
参考文献：
[1]吕俊霞Lv Junxia 电子电路的抗干扰方法与技术[期刊论文] 《印制电路信息》 -2006年8期
[2]李晓海 电子电路的抗干扰技术探析 [期刊论文] 《城市建设理论研究（电子版）》 -2012年9期
[3]蒋伟丽Jiang Weili 浅谈电子抗干扰技术 期浅谈电子电路的抗干扰技术 [期刊论文] 《丽水学院学报》 -2007年2期
[4]郭宝山周勤荣 浅谈电子电路的抗干扰设计 [期刊论文] 《山西电子技术》 -2011年5期
[5]浅析电子电路的抗干扰措施 [期刊论文] 《南北桥》 -2008年7期高玉荣管志刚
[6]许蓓蓓 对电子电路抗干扰措施的探讨 [期刊论文] 《建材发展导向》 -2011年11期
篇10
乙方：_________
甲方委托乙方为其设计制作电路，为保质保量完成任务，经甲乙双方协商达成如下协议：
1．在本协议书签订前，甲方应向乙方提供详细的电路设计任务书，明确设计制作电路的功能，各项参数等；该任务书作为乙方设计制作电路的依据。
2．在本协议书签订前，甲方应详细阅读有关乙方的电路设计细则说明。
3．在本协议书签订前，乙方应向甲方提交电路设计费用明细表，并详细介绍相关事项。
4．协议变更终止
（1）甲方终止协议：甲方承担一切已经用于该电路设计的费用，并支付乙方相应的劳务费用；乙方有权收回已交于甲方的所有有关电路设计的资料及产品，乙方并保留该设计的所有权利。
（2）乙方终止协议：乙方承担一切已经用于该电路设计的费用，并返还甲方在此之前所支付的所有费用。
（3）以上两条在不可抗拒因素发生时无效。
（4）因设计需要而变更本协议时，甲乙双方协商解决。
（5）乙方电路设计不满足设计任务书要求时，按乙方终止协议处理。
5．付费方式
（1）按照乙方向甲方提交的普通电路设计费用明细表，甲方应支付乙方设计该电路的全部费用为_________元。
（2）本协议书签定后的_________个工作日内，按照乙方应向甲方提交的普通电路设计费用明细表，甲方须预先支付乙方全部电路设计费用的1／2，计_________元，否则，按甲方终止协议处理；在乙方按设计任务书要求完成设计并向甲方交付设计时，甲方应支付乙方全部剩余费用，否则，按甲方终止协议处理。
6．本协议三项（协议书，设计说明书，费用明细表），一式两份，甲乙双方各一份；其具有法律依据和效力；乙方保留其最终解释权。
甲方（盖章）：_________乙方（盖章）：_________
