集成电路可靠性范文

导语：如何才能写好一篇集成电路可靠性，这就需要搜集整理更多的资料和文献，欢迎阅读由公务员之家整理的十篇范文，供你借鉴。

篇1

关键词：塑封集成电路；非气密性；水汽；分层；失效；措施

1 引言

近年来，塑料封装工艺在微电子封装业中得到了广泛应用，已占据了超过90%（封装数量）的市场份额。与金属封装、陶瓷封装相比，由于塑料封装可以实现自动化和规模化生产，生产成本低，使得塑料封装成为封装业的主导封装工艺。虽然塑料封装有其突出的优点，但它也存在许多不足之处，如热稳定性能差，非气密性等，特别是塑料封装中常用的聚合物改性环氧树脂，其易于吸收周围环境中的水汽而对器件本身的可靠性带来不良影响。这些水汽在受热汽化时产生热膨胀应力，蒸汽压力急剧升高，封装器件的局部区域产生层间开裂[1]，导致器件内部产生分层[1]、焊线损伤及“爆米花”等各种不良现象，在有害气氛作用下还会对芯片表面产生腐蚀并对器件产生不良影响。因此，由水汽带来的产品可靠性及失效问题，已经成为微电子封装研究领域中要着力解决的热点和难点，受到越来越多的关注与重视。下面是由水汽引起器件失效的一个案例分析。

2 案例分析

2.1 现象描述

客户反馈，他们在使用前，备份器件测试合格，但装上PCB板后（回流焊峰值温度为260℃），功能出现异常。对不良器件进行FT测试发现，用手按住不良器件再测试波形恢复正常，不按时测试则波形不正常。客户寄回两只上机使用不良器件，我方针对客户的描述，对不良器件进行了原因分析，并结合试验进行了验证。

2.2 分析流程及结果

2.2.1 OS测试

2只不良器件均有开路现象，但反复测试时，开路脚位时好时坏且不稳定，用手按住器件时测试开路现象消失（说明器件内部焊线有接触不良问题）。

2.2.2 X-ray透视分析

经用X-ray透视分析，不良器件未发现断丝、脱焊等异常现象。如图1所示的。

2.2.3 SAM扫描分析

对不良器件进行SAM扫描分析发现，2只不良器件均在塑封料/芯片界面间严重分层，如图2所示。

2.2.4 DECAP分析

抽1只不良器件（1#）解剖，在高倍显微镜下检查后发现：不良器件芯片表面良好，但至少80%的焊线从第一焊点根部断开或第一焊点脱开，如图3和图4所示。

2.2.5 初步分析结论

由上述分析结果初步推断，该器件可能已吸潮，吸潮的器件在回流高温过程中，内部水汽急速汽化，产生的热应力使其各界面间产生分层，并将部分焊线拉断或拉脱。

3 案例验证

3.1 确定方案

为了证实初步结论，客户寄回该批次6只未使用器件，我方拟定两个试验方案进行验证：

方案1：抽3只器件SAM扫描260℃回流焊1次SAM扫描OS测试解剖及切片分析；

方案2：抽3只器件SAM扫描125℃烘烤24小时（去除水汽）260℃回流焊1次SAM扫描OS测试解剖及切片分析

3.2 试验后分析结果

3.2.1两种方案试验前、后SAM扫描分析

方案1：试验前3只器件各界面均无分层，如图5所示，但试验后均在塑封料/芯片界面间有分层，如图6所示。

方案2： 试验前3只器件各界面均无分层，如图7所示，试验后（a）器件各界面间均无分层，（b）、（c）器件在塑封料/载体界面有分层，但在塑封料/芯片界面无分层，如图8所示。

3.2.2 两种方案试验后OS测试分析

方案1试验后3只器件均有开路现象，且反复测试时，（b）、（c）器件开路脚位时好时坏不稳定，方案2试验后的3只器件均开短路良好且测试稳定。

3.2.3 两种方案试验后DECAP分析

抽方案1后（a）、（b）器件，方案2后（b）器件解剖[1]，在高倍显微镜下检查后发现：选用方案1试验后的器件，芯片表面无异常，（a）器件芯片有分层区域的焊线第一焊点有脱焊现象，无分层区域的焊线良好，如图9的（a）图所示。（b）器件80%的焊线第一焊点有脱焊现象，脱焊后铝垫被拔起，且个别压区硅本体受损，如图9的（b）图所示。

选用方案2试验后的器件，芯片表面、各焊线均良好，做拉力试验，拉力良好，无断丝及脱焊现象。如图10所示。

3.2.4 两种方案试验后切片分析

抽方案1后的（c）器件、方案2后的（c）器件，对第一焊点做切片分析[1]，切片后，方案1后的器件金球与压区镀银层间有裂纹且硅本体有损伤，方案2后的器件金球与压区镀银层间、硅本体均良好。（各取3个相同脚位的焊点拍照）：

3.3 验证结果

经验证分析可以确认：该器件已吸潮，案例中器件分层、焊线断开及焊点脱开均因器件内部的高温蒸汽压引起。

4 措施

如何预防塑封器件经过回流焊等高温作用后，在其内部各界面间不产生分层、焊线脱开、断裂及“爆米花”现象，建议：

（1）尽量采用粘结力高的塑封料和框架[1]。

（2）塑封好经测试是良品的合格器件，经过适当温度的真空烘烤后，采用防静电真空包装时，要在密封静电包装塑料袋中放置足够的干燥剂。

（3）成品应存放在湿度低的有防静电措施的仓库里。

（4）在使用环境温度变化大且湿度大的场合，应采取必要的防止水汽进入器件塑封体的防护措施。

（5）如发现器件已吸潮，高温前将器件放在125℃烘箱中烘烤24小时，去湿后再使用。

5 结束语

从上面的案例可以看出，水汽对塑封器件可靠性的破坏性是非常严重的，因此，要重视和有效预防塑封器件的吸潮问题，如原材料的合理选用及规范贮存、封装过程中工艺及加工参数的控制、成品在使用前和运输过程中的包装规范以及器件吸湿后的补救办法等。

参考文献

[1]塑封集成电路离层对可靠性的影响及解决方法.邹小花,王永忠,周鸣新《电子与封装》.2009年05期.

篇2

本文分析了智能功率集成电路的发展历程、应用状况和研究现状，希望能抛砖引玉，对相关领域的研究有所贡献。

【关键词】智能功率集成电路 无刷直流电机 前置驱动电路 高压驱动芯片

1 智能功率集成电路发展历程

功率集成电路（Power Integrated Circuit，PIC）最早出现在七十年代后期，是指将通讯接口电路、信号处理电路、控制电路和功率器件等集成在同一芯片中的特殊集成电路。进入九十年代后，PIC的设计与工艺水平不断提高，性能价格比不断改进，PIC才逐步进入了实用阶段。按早期的工艺发展，一般将功率集成电路分为高压集成电路（High Voltage Integrated Circuit，HVIC）和智能功率集成电路（Smart Power Integrated Circuit，SPIC）两类，但随着PIC的不断发展，两者在工作电压和器件结构上（垂直或横向）都难以严格区分，已习惯于将它们统称为智能功率集成电路（SPIC）。

2 智能功率集成电路的关键技术

2.1 离性价比兼容的CMOS工艺

BCD（Bipolar-CMOS-DMOS）工艺是目前最主要的SPIC制造工艺。它将Bipolar，CMOS和DMOS器件集成在同一个芯片上，整合了Bipolar器件高跨导、强负载驱动能力，CMOS器件集成度高、低功耗的优点以及DMOS器件高电压、大电流处理能力的优势，使SPIC芯片具有很好的综合性能。BCD工艺技术的另一个优点是其发展不像标准CMOS工艺，遵循摩尔定律，追求更小线宽、更快速度。该优点决定了SPIC的发展不受物理极限的限制，使其具有很强的生命力和很长的发展周期。归纳起来，BCD工艺主要的发展方向有三个，即高压BCD工艺、高功率BCD工艺和高密度BCD工艺。

2.2 大电流集成功率器件

随着工艺和设计水平的不断提高，越来越多的新型功率器件成为新的研究热点。首当其冲的就是超结（SJ，Superjunction）MOS器件。其核心思想就是在器件的漂移区中引入交替的P/N结构。当器件漏极施加反向击穿电压时，只要P-型区与N-型区的掺杂浓度和尺寸选择合理，P-型区与N-型区的电荷就会相互补偿，并且两者完全耗尽。由于漂移区被耗尽，漂移区的场强几乎恒定，而非有斜率的场强，所以超结MOS器件的耐压大大提高。此时漂移区掺杂浓度不受击穿电压的限制，它的大幅度提高可以大大降低器件的导通电阻。由于导通电阻的降低，可以在相同的导通电阻下使芯片的面积大大减小，从而减小输入栅电容，提高器件的开关速度。因此，超结MOS器件的出现，打破了“硅极限”的限制。然而，由于其制造工艺复杂，且与BCD工艺不兼容，超结MOS器件目前只在分一立器件上实现了产品化，并未在智能功率集成电路中广泛使用。

其他新材料器件如砷化嫁（GaAs），碳化硅（SiC）具有禁带宽度宽、临界击穿电场高、饱和速度快等优点，但与目前厂泛产业化的硅基集成电路工艺不兼容，其也未被广泛应用于智能功率集成电路。

2.3 芯片的可靠性

智能功率集成电路通常工作在高温、高压、大电流等苛刻的工作环境下，使得电路与器件的可靠性问题显得尤为突出。智能功率集成电路主要突出的可靠性问题包括闩锁失效问题，功率器件的热载流子效应以及电路的ESD防护问题等。

3 智能功率集成电路的用

从20年前第一次被运用于音频放大器的电压调制器至今，智能功率集成电路已经被广泛运用到包括电子照明、电机驱.动、电源管理、工业控制以及显示驱动等等广泛的领域中。以智能功率集成电路为标志的第二次电子革命，促使传统产业与信息、产业融通，已经对人类生产和生活产生了深远的影响。

作为智能功率集成电路的一个重要分支，电机驱动芯片始终是一项值得研究的课题。电机驱动芯片是许多产业的核心技术之一，全球消费类驱动市场需要各种各样的电动机及控制它们的功率电路与器件。电机驱动功率小至数瓦，大至百万瓦，涵盖咨询、医疗、家电、军事、工业等众多场合，世界各国耗用在电机驱动芯片方面的电量比例占总发电量的60%-70%。因此，如何降低电机驱动芯片的功耗，提升驱动芯片的性能以最大限度的发挥电机的能力，是电机驱动芯片未来的发展趋势。

4 国内外研究现状

国内各大IC设计公司和高校在电机驱动芯片的研究和开发上处于落后地位。杭州士兰微电子早期推出了单相全波风扇驱动电路SD1561，带有霍尔传感器的无刷直流风扇驱动电路SA276。其他国内设计公司如上海格科微电子，杭州矽力杰、苏州博创等均致力于LCD，LED，PDP等驱动芯片的研发，少有公司在电机驱动芯片上获得成功。国内高校中，浙江大学、东南大学、电子科技大学以及西安电子科技大学都对高压桥式驱动电路、小功率马达驱动电路展开过研究，但芯片性能相比于国外IC公司仍有很大差距。

而在功率器件的可靠性研究方面，世界上各大半导体公司和高校研究人员已经对NLDMOS的热载流子效应进行了广泛的研究。对应不同的工作状态，有不同的退化机制。直流工作状态下，中等栅压应力条件下，退化主要发生在器件表面的沟道积累区和靠近源极的鸟嘴区；高栅压应力条件下，由于Kirk效应的存在，退化主要发生在靠近漏极的侧墙区以及鸟嘴区。当工作在未钳位电感性开关（UIS} Unclamped Inductive Switching）状态的时候，会反复发生雪崩击穿。研究表明，NLDMOS的雪崩击穿退化主要是漏极附近的界面态增加引起的，且退化的程度与流过漏极的电荷量密切相关。雪崩击穿时流过器件的电流越大，引起的退化也越严重。

参考文献

[1]洪慧，韩雁，文进才，陈科明.功率集成电路技术理论与设计[M].杭州：浙江大学出版社，2011.

[2]易扬波.功率MOS集成电路的可靠性研究和应用[D].南京：东南大学，2009.

[3]马飞.先进工艺下集成电路的静电放电防护设计及其可靠性研究[D].杭州：浙江大学，2014.

[4]郑剑锋.基于高压工艺和特定模式下的ESD防护设计与研究[D].杭州：浙江大学，2012.

篇3

【关键词】裸芯片；电老炼；质量控制

1.引言

工程使用大量的元器件，元器件的可靠性已成为工程可靠性的基础。随着型号产品轻量化、小型化的发展趋势，组件、混合电路的应用日益普及[1]。组件、混合电路内部往往使用数量不等的裸芯片，常见的裸芯片类型主要有二、三极管，集成电路，电容等。电老炼是剔除存在早期失效缺陷的元器件的最有效的方法，但由于受到技术、资金等因素的制约，国内外特别是国内半导体生产厂往往缺少对裸芯片进行电老炼的手段。因此装入工程使用的组件、混合电路的裸芯片未经过电老炼环节，组件、混合电路的电老炼应力又不能满足剔除装入其中的存在早期失效缺陷裸芯片的要求。裸芯片的质量与可靠性已成为制约型号产品可靠性的瓶颈，所以有必要对裸芯片的质量控制方法进行研究[2]。

2.国内外裸芯片的质量控制现状

目前国内外裸芯片的质量控制主要有两种模式：

（1）KGD芯片的质量控制[3]

KGD（Know Good Die，已知良好芯片）芯片是经过测试、电老炼筛选等质量控制环节的芯片，从理论上说此类芯片在装入组件、混合电路时已剔除了存在早期失效缺陷的产品，从可靠性角度看已进入相应质量等级的浴盆曲线底部。

KGD芯片进行电老炼采用两种方法：

①分立芯片电老炼。其特点是使用临时封装的载体夹具对划化片后的单个芯片进行电老炼，使用灵活，适合批量不大的产品。

②晶圆级电老炼。其特点是对整个晶圆进行电老炼，费用教高，适合大批量生产，在有足够的需求批量条件下采用。

国外有专门对裸芯片进行电老炼的设备，如美国AEHR公司生产的FOX系列产品。

虽然KGD芯片的质量与可靠性具有很大优势，但KGD芯片的电老炼环节所需要的技术高、费用昂贵，因此受到资金、技术等因素的制约，国内半导体生产厂缺少对裸芯片进行电老炼的手段，很难提供KGD芯片。

（2）测试芯片的质量控制

测试芯片经过晶圆级探针的测试环节，有时辅以晶圆级的高温贮存和抽样封装进行电老炼和寿命试验等评价考核试验。对于型号工程，国内半导体器件裸芯片生产厂一般采用此种方法提供裸芯片。但是由于装入组件、混合电路的芯片未经过电老炼筛选，芯片抽样封装进行的评价考核试验不能完全反映装机时芯片的可靠性水平，因此此类芯片的质量与可靠性水平具有不确定性。

3.国产裸芯片的质量控制方法

从以上分析可以看出，目前国内半导体器件生产厂缺少对裸芯片进行电老炼的手段，提供的裸芯片往往具有存在早期失效缺陷的产品，而目前对裸芯片质量与可靠性的评价是抽样性质的（如GJB2438《混合集成电路通用规范》），不能完全反映装机时芯片的可靠性水平。产品的质量与可靠性是由设计、生产决定的，因此对工程产品使用的裸芯片的质量控制应从设计、生产工艺控制到芯片测试筛选，可靠性评价考核试验等全过程进行。

（1）设计阶段控制

裸芯片的质量控制必须从设计阶段抓起。设计阶段控制主要通过可靠性设计、模型验证、设计规则验证等环节实施，力求最大程度上消除因设计不当造成的质量与可靠性问题。

（2）生产工艺过程阶段控制

生产工艺过程控制主要通过以下方面进行：

（a）过程识别文件（PID）的建立；

（b）统计过程控制（SPC）技术的实施；

（c）工序能力指数CPK的提高。非关键工序的CPK≥1.33，关键工序的CPK≥1.5。

通过以上环节的控制，力求最大程度上消除因生产过程不当造成的质量与可靠性问题。

（3）芯片测试筛选

（a）晶圆级测试筛选按下表规定100%进行。

顺序 筛选项目 试验条件

1 高温贮存 +（125±2）℃，96小时，N2气氛

2 温度循环 -（55±3）℃）～+（125±2）℃，恒温时间不少于30分钟，转换时间不超过1分钟，10次循环

3 常温测试 按产品详细规范，对关键参数规定一致性的要求

4 内部镜检 集成电路按GJB548内部目检的条件A的规定；分立器件按GJB128的内部目检的规定。

注：对PDA规定控制要求。

（b）划片后的芯片镜检

产品按集成电路按GJB548内部目检的条件A的规定；分立器件按GJB128内部目检的规定。

（4）可靠性评价考核试验[4]

每批次晶圆应进行可靠性评价考核试验。

（a）可靠性评价考核试验的SEM检查

从每批次的每一晶圆片中选取5个芯片（每1/4扇面和中心各选取1个），每批次的全部晶圆中取得的芯片进行SEM检查，按GJB128（适用于半导体分立器件）、GJB548（适用于集成电路）有关规定，检查一般金属化层、钝化层台阶、钝化层。合格判定数（c）为0。

（b）可靠性评价考核试验的筛选和质量一致性检验

从每批次的每一晶圆片中至少选取5个芯片（每1/4扇面和中心各选取至少1个）进行封装，应保证可靠性评价考核试验的筛选合格品的数量满足可靠性评价考核试验的质量一致性检验的要求。

①产品按下表规定100%进行可靠性评价考核试验的筛选。

表1 可靠性评价考核试验的筛选

顺序 筛选项目 试验条件

1 常温测试 +（25±5）℃

2 高温贮存 +（125±2）℃，96小时

3 温度循环 -（55±3）℃～+（125±2）℃，恒温时间不少于30分钟，转换时间不超过1分钟，10次循环

4 恒定加速度 Y1方向，20000g，至少1分钟

5 电老炼前电性能测试 +（25±5）℃

6 电老炼 分立器件：常温；集成电路：+（125±2）℃；240小时

7 电老炼后电性能测试 按产品详细规范，对关键参数规定参数变化量的要求

8 高温测试 +（125±2）℃，按产品详细规范，对关键参数规定一致性的要求

9 低温测试 -（55±3）℃，按产品详细规范，对关键参数规定一致性的要求

注：对不合格品应进行失效分析。如内引线在芯片键合区失效，该批次晶圆作拒收处理。PDA实行一定的控制要求。

②可靠性评价考核试验的质量一致性检验

按下表规定进行质量一致性检验考核，采用零失效方案。

表2 质量一致性检验

试验项目 试验条件或要求 抽样标准 备注

稳态寿命 Ta=+（100±3）℃，1000小时，加电，其余按产品详细规范 45（0） 对关键参数规定一致性的要求

4.结束语

对裸芯片进行质量控制是保证工程产品可靠性的一个关键环节。针对国内半导体器件生产厂不能对裸芯片进行电老炼的现状，本文通过对裸芯片的设计阶段控制、生产工艺过程控制、芯片测试筛选、可靠性评价考核试验等环节，对面向工程应用的国产裸芯片的质量控制方法进行了初步探索研究。

参考文献

[1]张欣.浅析电子产品制造业中的库存管理[J].电子世界，2013（2）：17-18.

[2]黄云，恩云飞，师谦，等.KGD质量和可靠性保障技术[J].半导体，2005，30（5）：40-43.

[3]思云飞，黄云.KGD技术发展与挑战[J].电子质量，2003 （9）：2-4.

[4]罗雯，魏建中，阳辉，等.电子元器件可靠性试验工程[M].北京：电子工业出版社，2005.

作者简介：

篇4

关键词：电子封装;防潮;塑封;元器件

1引言

伴随着集成电路工艺的迅猛发展，集成电路封装工艺朝着高密度、小体积、重量轻、低成本、高可靠性的方向发展。电子封装(ElectronicPackages)属于电子产品后段的工艺技术,它的目的是给集成电路芯片一套组织构架。

塑料封装同传统的陶瓷等气密性封装形式相比，更能满足低成本、小体积、重量轻和高密度的要求。水汽对器件的影响早在封装器件出现时就已出现。随着电子集成技术的发展，电子器件的尺寸越来越小，芯片上的线宽越来越窄。对复杂电子系统的广泛需要要求系统中关键电子集成电路具有更高的可靠性。这些集成电路应该能够抵抗潜在的环境应力，阴止迁移离子和水汽进入电路，防止机械损伤等。由水汽导致的器件可靠性问题主要有腐蚀、分层和开裂。

水汽的侵入会导致集成电路中金属的氧化和腐蚀。金属在潮湿环境中的氧化速率和类型是导致电阻变化的一个主要机制。铝线的电化学腐蚀是集成电路器件中一种非常严重的失效形式，它不但存在于塑料封装中，在气密性封装中也时有发生闭。电化学腐蚀将导致铝线开路和枝晶的生长。

2研究现状

为了减少由水汽引起的可靠性问题，各国的研究人员进行了不懈的努力以降低器件中的水汽含量。目前常采用的方法一是改进封装材料的特性，以降低材料的吸水性，提高材料之间的粘结性，但其效果非常有限，另一种方法是在各种封装形式上沉积水汽阻挡层，降低水汽的渗透率，这种方法通常适用于对可靠性有特殊要求的场合，如汽车电子等。

3研究方法

采用等离子增强化学气相沉积（PECVD）方法沉积雾剂薄膜作为塑封封装中的水汽和离子阻挡层。测试样品为在LAUFFER的LHMS28型递模注塑机上封装好的64脚TQFP，尺寸10X10mm，厚度为14mm。使用的封装料是SUMITOMO公司生产的EME6600环氧树脂。样品分为光面和毛面两种，每个样品中都在芯片衬垫上用银浆粘贴了3x3mm的硅片。银浆的热处理温度为150度，时间为30min。4实验结果

实验利用增重法测定TTQFP器件在30℃/80%RH、600℃/60%RH、85℃/60%RH和85℃/80%RH四种温湿环境中的吸水曲线，如图1所示。

从图中可以看出温度和湿度条件对器件吸水性能的影响都很大。在同样的湿度条件下，温度从30℃提高到85℃(80%RH)，或着从60℃提高到85℃(60%RH)，器件吸水含量达到平衡的时间都大大缩短了，并且平衡时器件中水汽的含量也都有了很大的提高。温度条件相同时(85℃)，当湿度条件从60%RH增加到80%RH，器件吸水速率无明显变化，而平衡时水汽的含量却提高了。

该实验还利用传感器法测定了在同一湿度条件下(85%RH)，温度对TQFP器件中吸水速率的影响。由于传感器的电容值与器件的吸水量存在线性关系，因此该曲线也就反映了器件的吸水量随时间的变化关系。可以看出在同样的湿度条件下，随着温度的升高，器件的吸水量达到平衡的时间大大缩短了，平衡时器件的吸水量也有了很大的提高，这与增重法得到的结果相一致。由扩散原理可知，水汽在塑封料中的扩散应遵循FICk扩散方程。一维Fick扩散方程的一级近似解可表示为指数函数，C=Pl一P2*exp(P3*t)。公式中的C代表了传感器的电容值;t代表了器件在环境中放置的时间，Pl是吸水达到平衡时所对应的饱和电容值;P2是平衡时的电容值与扩散开始时电容值的差值，P3是曲线的曲率，正比于扩散系数，对于用同一种湿度传感器测量所得到的曲线，P3可用于比较水汽扩散的速率。由此可得在85℃/85%RH和65℃/85%RH条件下的拟合曲线，并且由拟合曲线可以得到P1，P2以及P3的值。从而我们可以知道器件的扩散系数是与温度有关的参数，我们用公式P3=P0*exP(一E/KT)来拟合P3与温度的关系。公式中的E为扩散过程的激活能，K为玻尔兹曼常数。由此可以看出，InP3与l/KT成一直线关系，说明我们使用的拟合公式能够真实地反映器件中水汽的扩散系数与温度的关系，具有一定的正确性。通过直线的斜率，我们得到了扩散过程的激活能为753708E-20J(047106ev)

为了提高TQFP器件的防潮性能，减少器件中的水汽含量和分层开裂失效的纪律，我们采用了在塑封器件表面沉积无机薄膜的方法来降低水汽的透过率。

5结论

研究实验所采用的方法对于塑封元器件防潮具有较好作用，湿度和温度对防水性能都有影响，利用等离子体增强化学气相沉积方法在TQFP塑封器件表面沉积SiNx薄膜，以提高防水性能。

参考文献

［1］陈力俊.微电子材料与制程［M］.上海:复旦大学出版社,2005.

［2］中国电子学会生产技术学分会丛书编委会.微电子封装技术［M］.合肥:中国科学技术大学出版社,2003.

［3］RobertCamlllettiandCrishChandra，LowTemperatureCeramicCoatingsforchip-on-BoardAssemblies.

篇5

【关键词】集成电路 电磁干扰 辐射干扰 屏蔽 接地

1 电磁干扰的传播途径及对集成电路的影响

1.1 电磁干扰的传播途径

电磁干扰源一般来说分为与人为干扰源和自然干扰源。人为干扰源是人工装置产生的电磁能量干扰，如广播、通信、家用电器、医用射频等设备产生的电磁能量。自然干扰源主要来源于大气层的天电噪声、地球外层空间的宇宙噪声。电磁干扰的传播途径有两种，即传导干扰和辐射干扰。

1.2 传导干扰

传导干扰是指通过导电介质把一个电网络上的信号干扰（即耦合）到另一个电网络。传导干扰传播必须在干扰源和敏感器之间有完整的电路连接，干扰信号沿着这个连接电路传递到敏感器，发生干扰现象。

1.3 辐射干扰

辐射干扰是指干扰源通过空间把其信号干扰（即耦合）到另一个电网络。辐射干扰传播是通过介质以电磁波的形式传播，干扰能量按电磁场的规律向周围空间发射。在集成电路的系统设计中，辐射干扰体现的尤为突出，集成电路的引脚、高频信号线、各类接插件等都存在成为具有天线特性的辐射干扰源的可能性，能发射电磁波并影响其他系统或本系统内其他子系统的正常工作。

1.4 电磁干扰对集成电路的影响

集成电路设备在电磁干扰作用下的表现是多种多样的，主要表现为降低技术性能指标，导致集成电路设备可靠性降低。常见的表现为语音系统语言清晰度差、图像显示系统清晰度降低、数字系统误码率增加、控制系统失控或误操作等；当发生电磁兼容性故障时，会给国防、工业、医疗、科研和交通运输等带来巨大损失并危及生命安全。

2 集成电路中电磁干扰的处理方法

2.1 电磁干扰三要素

电磁干扰三要素，即干扰源、干扰传播途径（或耦合途径）和敏感设备。三者的关系如下图所示。在集成电路的设计中，防电磁干扰基于以上有效措施对应形成了硬件抗干扰设计基本思想：抑制电磁干扰源、切断干扰耦合线路和提高元器件抗干扰能力，用以保证电子设备具有相对的抗电磁干扰能力，在其干扰下能正常工作，同时使电子设备自身尽可能少产生电磁干扰，避免影响周围其它设备正常运行，从而达到电磁兼容的理想状态。

2.2 电磁干扰的常用处理方法

2.2.1屏蔽

以某种材料（导电的或导磁的材料）制成的屏蔽壳体（实体的或非实体的），将需要屏蔽的区域封闭起来，形成电磁隔离，即其内的电磁场不能越出这一区域，而外来的辐射电磁场不能进入这一区域（或者进出该区域的电磁能量将受到很大的衰减）。屏蔽材料的选择应注意以下问题：

（1）交变电场的屏蔽体必须选用导电性能好的材料，而且必须良好地接地。

（2）低频（100kHz以下）磁场屏蔽常用的屏蔽材料是高导磁材料（如铁、硅钢片、坡莫合金等）。

（3）高频磁场的屏蔽，采用低电阻率的良导体材料，如铜、铝等。利用电磁感应现象在屏蔽壳体表面所产生的涡流的反磁场来达到屏蔽的目的。

（4）在高频电磁干扰和低频电磁干扰同时存在同时需要屏蔽室时，使用不同的金属材料构成多层屏蔽体。

2.2.2接地

接地是抑制噪声防止干扰的重要方法，接地是给电路或系统提供一个基准电位。接地分为安全接地和信号接地两种。

（1）安全接地采用低阻抗的导体将用电设备的外壳连接到大地上，使操作使用人员不致因设备外壳漏电或故障放电而发生触电危险。

（2）信号接地在系统和设备中，采用低阻抗的导线（或地平面）为各种电路提供具有共同参考电位的信号返回通路，使流经该地线的各电路信号电流互不影响。

2.2.3滤波

滤波可以显著地减小干扰的电平，因为干扰频谱成份与有用信号有所区别，滤波对于这些干扰信号有良好抑制能力，从而起到接地、屏蔽干扰抑制难以起到的作用。采用多级交流电源滤波是比较好的一种方法，滤波器中电感和电容组成低频滤波器可吸收电源电压波形畸变产生的谐波干扰；电感和电容组成的高频滤波器可抑制高频干扰；压敏电阻可吸收过压干扰。

2.2.4电路的布线措施

有时候采用接地、屏蔽、滤波等措施后仍不能满足电磁兼容的要求，这时就要求集成电路系统在设pcb板时就提前加入电磁兼容特性，从布线上抑制电磁干扰问题。

（1）电源线的布置

①电源线尽可能靠近地线以减小供电环路面积，差模辐射小，不同电源的供电环路不要相互重叠。

②采用多层工艺时，模拟电源和数字电源分开，避免相互干扰。不要把数字电源与模拟电源重叠放置，否则就会产生耦合电容，破坏分离度。

③电源平面与地平面可采用完全介质隔离，频率和速度很高时，应选用低介电常数的介质浆料。电源平面应靠近接地平面，并安排在接地平面之下，对电源平面分布的辐射电流起到屏蔽作用。

（2）信号线的布置

①将彼此不相容的信号线进行隔离

隔离不相容信号线可以有效避免其相互之间产生耦合干扰。其中高频与低频、大电流与小电流、数字与模拟信号线是不相容的，在信号线的布置上应该注意把它们隔离。

②减小信号环路的面积

这一做法可以有效减小环路的差模电流辐射。由于环路辐射与电流强度和环路面积成正比，在电流强度确定的情况下，要减小环路辐射，只有减小环路面积。

（3）时钟线路的布置

①不建议采用链结构进行时钟信号的传送，而建议采用星型结构传送时钟信号，将所有的时钟负载直接与时钟功率驱动器连接。

②晶振导带的控制也可减少电磁干扰，将所有连接晶振输入/输出端的导带尽量减短，这样可以减少噪声干扰及分布电容对晶振的影响。

③晶振电容地线应使用尽量宽而短的导带连接至器件上，离晶振最近的数字地引脚应尽量减少过孔。

（4）处理好接地线

在印刷电路板上，最重要的当属电源线和地线。而接地是克服电磁干扰的最主要手段。双面板的地线布置方法是单点接地法，电源一个接点，地一个接点，电源和地分别从电源的两端接到印刷电路板上。印刷线路板上，要有多个返回地线，这些都会聚到回电源的那个接点上，就是所谓单点接地。对于低频模拟信号用的屏蔽电缆，可以采用一端接地，而对于高频和数字信号，要使屏蔽电缆的两端都接地。

2.2.5用好去耦电容

高频去耦电容对去除高频成份有显著效果，好的高频去耦电容去除的高频成份可达1GHZ。一般采用的高频特性较好的材料是陶瓷片电容和多层陶瓷电容。在印刷线路板设计时，去耦电容要加在每个集成电路的电源，地之间。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。

2.2.6选用无源元件

实际应用的无源元件并不是“理想元件”，其元件特性与理想的元件特性是有差异的。所以应用元件本身就有可能是干扰源，因此选用无源元件可以防止干扰。

3 结语

综上所述，集成电路中电磁干扰问题，是一个系统的、整体的概念，它贯穿于电子设备从设计到使用的全过程，设计者要以事实为依据，从具体的问题入手，采取针对性的抗干扰措施。本文提出了集成电路中抗电磁干扰的常用的处理方法，通过这些方法的运用，可以有效降低电磁干扰对集成电路的影响，使集成电路的可靠性得到保障。

参考文献

[1]郭亚红.集成电路中抑制电磁干扰的布线措施[J].河北工业科技，2010.5.

[2]李红.基于DSP控制的交直流方波逆变电源系统研究[D].兰州理工大学，2006.

[3]韦家庄.红外线轴温探测系统磁钢信号采集与处理[D].中国科学技术大学，2003.

[4]景皓.关于单片机硬件抗干扰[J].黑龙江科技信息，2008.9.

[5]吴祯芸.提高电子产品抗干扰性能的常用方法[J].南平师专学报（自然科学版），2003.5.

[6]谢忠华.电子产品的抗干扰能力和电磁兼容性探讨[J].武汉职业技术学院学报，2005.9.

篇6

【关键词】引线框架材料;集成电路;研究

0.前言

在集成电路中，就是依靠进线框架连接外部元件与芯片，其作用至关重要。主要起到支撑及固定芯片，保护内部元件，把IC组装成为一个整体；同时将芯片和外部电路连接起来传递信号，有效进行导电导热。因此，集成电路与各个组装程序必然依据框架才能成为一种整体。鉴于引线框架材料在集成电路中的重要，许多相关人士将研究集成电路用引线框架材料成为了热点话题。在这种形势下，本文对集成电路用引线框架材料研究具有实际价值。

1.集成电路用引线框架概述

随着电力技术快速发展，信息产品正朝着轻量化、高速化、薄型化、小型化以及智能化等方向发展，而作为封装材料也得到长足发展，尤其是半导体的集成电路封装更是突飞猛进。

如今，引线框架的封装密度及引线密度是越来越高，同时封装引线的脚数也快速增多，让引线的节距逐年降低，如今已近达到了0.1mm，同时超薄型成为了热门，从过去的0.25mm降至到0.05-0.08mm,而引线的框架也朝着轻、短、薄、多引线、高精细度以及小节距方向发展。

集成电路用引线框架的性能:

①具备较高强度与硬度；因为引线框架逐步小型，但是其内部容纳的电路依然是那么多，而且容纳的东西应该是越来越多，这就为其材料提出了较高强度及硬度要求。

②良好的导热性；随着集成电路逐渐变小，功能足部增大，随着工作效率提高必然产生热量越多，必然要具备加好导热性。

③较好的导电性；要消除电感及电容造成的影响，材料就必然要求较好导电性，才能降低框架上的阻抗，也有效散热。

除了具备如上一些功能特性之外，引线框架还要具备良好的冷热加工性能，较好的微细加工和刻蚀性能及较好的钎焊性能等。一般而言，较为理想引线框架材料的强度不能够低于600MPa，其硬度HV不能小于130，而其电导率不能小于80%。

2.研究引线框架材料进展

随着集成电路朝着小型化及高集成化以及安装方式变化等等方向上发展，为引线框架材料特性及质量要求是逐渐增强，必然要投入更多人力物力来开发与研究新材料。自从上世纪60年代集成电路研发成功以来，相关人士就在不断的开发优质集成材料，电子封装材料及各类引线框架也不断产生，针对引线框架材料较多的是高铜合金及铁镍合金开发比较成功，本文就是以这两种材料作为例子进行阐述。

2.1铁镍合金

铁镍合金中主要代表物质是KOVAR合金以及42合金两种。而KOVAR合金在传统使用上属于较为优良的引线框架材料，集成电路刚刚出现之时是引线框架中使用较多的材料。该合金的优点就是具有高强度、高抗拉强度，其中抗拉强度能够达到530MPa，能够确保电路的可靠性，但是有一个较大缺点就是导电导热的性能不大好，当时按照当时集成电路需求来看还是能够满足。到了1987年世界上出现了能源危机，导致钴价猛涨，自然也就加快了KOVAR合金的价格增长，这样就大大降低了使用量，价值一些高性能新型材料研发成功，KOVAR合金慢慢退出了。

随着KOVAR合金退出相继出现了一大批新型材料，其中有位突出的是Fe-Ni42合金。这种合金的机械强度及热膨胀系数与KOVAR合金较为相近，相比之下就是导热导电的性能略差，但是因不含有Co元素导致其价格相对较低，因此这种材料一出世就快速发展起来，其使用普及度突飞猛进，到了上世纪80年代就占据引线框架材料的40%以上，一直到更为新型材料的出现才开始降低。这种材料是铁磁性恒弹性的合金，其优点是强度较高、可靠性好，不足之处是导热导弹、价格上相比较差。

2.2铜基材料

铜合金材料一问世，就以较高导电导热以及价格低廉等诸多特点成为了引线框架中使用比较普遍材料。伴随着集成电路逐渐退出陶瓷封装，塑性封装成为了主流，而与塑性封装较为匹配之铜基合金作为引线框架使用更是突飞猛进。铜基引线按照材料的性能划分，大致可以划分为高导电型、高强度型、高强中导型及中强中导型等；如果按照合金成分可以分为铜铁系列、铜铬系列等，相比之下使用较为广泛为铜铁磷系列，其典型的材料为C194合金与KFC合金。但是铜导电率及导热率稍低于银，在生产之中怎样才能满足需要性能就尤为关键了。当时在使用中主要有Cu-Fe(P)系列、Cu-Ni-Si系列、Cu-Cr系列等，从使用中发现较高时效温度计过程使用时间都易导致Cr与Cu3Zr的粒子聚集长大，产生出过时效，对合金的高温性能与焊接性能有严重损害，因此相关研究者就在努力探索新型材料出现。

3.引线框架新材料的开发

在引线框架中使用铜及合金成为了人们的共识，但是相对而言还存在一些问题，引发人们朝着新成分体系及新制备工艺上发展。在这种形势下，研发出了一些新型材料。

3.1铜合金中加入稀土元素

为了改善铜合金之综合性能，就在其中加入了微量的稀土元素，改善了铜合金的耐腐蚀性能、热塑性能及导电性能等，加入稀土元素还能够净化铜合金里的杂质，细化铜合金里的晶粒。但是在加入稀土元素时要控制用量范围及最佳值，因为一旦超过了临界值，稀土元素作用就变化了，就会影响到铜合金各种性能。目前，加入了稀土元素的铜合金使用较为广泛。

3.2新型制备工艺

事实上，不同制备工艺能够得到不同性能合金，比如合金的时效、强化方式之前有没有做变形处理，时间、时效温度等选定都直接关系着合金最终的性能。因此制作时就依据制备合金工艺基础上，根据需要的性能做具体要求，就能够满足不同的需求。同时，加入了不同的成分比微量元素，对合金的性能影响较大。例如：在合金中加入Zn元素就能够加大提升钎焊性，加入了Mg元素能够改善材料抗疲劳及高温性能等。因此，这一系列使用极大的改善了引线框架材料的需求。

4.结论

如今，集成电路是各个国家科学技术发展之重要代表，能够体现出国家信息科技水平与能力。而且随着集成电路的用途扩大，对引线框架材料需求日渐增大。从发展现状可看出来，铜合金因具备良好导热导电等综合性能，成为了目前的主打材料。但是研发集成电路用引线框架材料，必将备受相关研究者重视。

【参考文献】

［1］向文永.集成电路用引线框架材料的研究现状与趋势[J].材料导报，2006（3）：3-6.

［2］陆磊.高强高导电铜合金耐腐性研究[J].材料工程，2010（4）：98-102.

篇7

随着需求的发展与技术的日益成熟，电器智能化在多个领域得到广泛的应用。它是计算机技术、数据处理技术、控制技术、传感器技术、通信技术（网格技术）、电力电子技术等新技术结合的产物。是电器领域21世纪的发展重点。“智能化电器”是指能自动适应电网、环境及控制要求的变化，始终处于最佳运行工况的电器。（由于电力系统及电力设备运行过程的复杂性、难以有精确的数学描述，应采用计算机技术，通过感知、学习、记忆和大范围的自适应等手段，及时适应环境和任务的变化，以有效的处理和控制，使电器设备和电力系统达其最佳的性能指标）。它在多参数不确定的条件下，采用模糊理论、专家系统达到最佳工作要求。

智能化技术在其应用中主要体现在计算机技术，精密传感技术，GPS定位技术的综合应用。随着产品市场竞争的日趋激烈，产品智能化优势在实际操作和应用中得到非常好的运用，提高了设备的可靠性，降低了维护成本；故障诊断实现了智能化等。

二、智能化电器的特点

智能化电器是多种相关新技术相结合的产物，它既是个体，又是集成系统，具有常规电器难以实现的有信息化产品的典型特征：

1.功能的集成化、数字化

传统电器的二次电路元件多采用电磁式机械机构，它所具有的功能十分有限，已无法适应现代电网发展的需要。其性能差，特性不一致（分散性大），体积大，成本高，功能单一难以构成大规模的自动化系统。智能化电器可以很方便地实现以往机电式和集成电路式的电器产品所具备的功能，并可将计量、保护、控制、通信/记录等多种功能集于一体。

2.控制、保护的智能化

智能化电器可根据电网和被控对象的运行状态进行智能化控制。智能化电器组成通信控制网络后，控制、保护可实现的智能化程度将极大地提高，如环网供电系统中保护的动态配合。智能化电器具有对自身工作状态的监测、自诊断、控制和保护的功能。

3.系统的网络化和分散化（分布）

采用一种或多种工业级总线形式，与工厂的DCS和ERP进行融合，成为一个独立的、彻底分散的控制节点。

4.产品形式和结构的模块化、标准化

通过“以软代硬”的方法和模块灵活的组合方式可大大提高智能化电器的适应性，使生产形式标准化，同时减少了备件。

5.体积的小型化

由于功能集成和采用大规模集成电路，智能化电器的体积通常不到传统产品的l/2。

6.设计简化

一只具有计量、控制、保护、通信等全部功能的智能化单元，其设计和连线工作都很少。用户仅需将电压、电流信号，断路器位置信号和出口控制信号与用少量的电缆与智能电器接通，即完成布线工作。而各项功能均可通过软件实现。

7.可靠性增强

增加智能化电器的可靠性主要可通过以下三种途径达到：功能一体化，系统简化，可减少故障点；自诊断功能的实现；监测信息的增加，利用多种传感器和控制器，对电、磁、热、机械等多种物理量实行在线检测和优化控制，诊断其工况，预测其运动规律。

8.维护方便、灵活

因为具有计量、控制、保护、通信等全部功能的智能化单元，接线少，所以维护和校验工作就大为简化。

三、电器智能化的关键技术

1.嵌入式Internet技术

智能电器网络化的关键技术就是在单片机系统中实现嵌入式Internet技术。单片机嵌入式技术以及单片机系统网络化有多种网络化实现的方案。

2.专用集成电路

智能化电器会涉及到一些特殊和复杂的功能，这些功能如果完全由计算机来完成，无疑会加重CPU的负担，其效果也未必理想。事实上在电器智能化出现以前，已经开发出了许多行之有效的专用集成电路。采用专用集成电路不仅能够减轻CPU的工作负荷，万一发生故障时也可保证可靠的动作，在一定程度上还能够提高系统的可靠性。专用集成电路分为两类：一类是实现某种专用功能的电路，另外一类是运算电路，主要是用于电流保护运算、功率因数运算等。

3.系统集成化技术

电器智能化是以微处理器为核心的机电一体化产品。它包括供电部分、传感器、控制部分、调整部分、执行机构以及电器本体。各个组成部分之间相互联系，又相互影响。如何协调与处理好各个组成部分之间的关系，使其既能满足所有的功能要求，又不超出现有技术条件所允许的范围，就是系统集成化技术的主要内容。

四、当前研究热点

1.变电站综合自动化，电力调度自动化和配网自动化等。

2.网络化技术（多介质、多协议），应特别重视网络软件的开发，打破“重硬件，轻软件”的传统观念，统一标准，细化分工。

3.智能控制技术

如供电系统经济运行控制、供电设备的断路器的智能控制、永磁操作机构（目前可控性最强的操作机构）、接触器的智能操作和节能控制；用电设备的电机的智能控制等。

4.自动化系统的集成方法

新型的智能化电器元件采用微处理器及可编程器件后，大量功能“以软代硬”实现，并具有“现场”设计的能力。充分增加智能化电器元件的适应性。

5.智能化元件的在线编程技术和专用电路的设计

应大力开发具有自主知识产权的芯片和模块，采用专用芯片（集成电路）可降低产品成本、减少体积、提高产品质量；还可以提高处理速度，软件可固化在专用芯片内，使其标准化、模块化，便于实施通信协议等。

6.嵌入式系统软件设计技术兼OTS的应用，嵌入式计算机是以嵌入式系统的形式隐藏在各种装置、产品和系统中，其目的就是要把一切变得更简单、更方便、更普遍和更适用。因此，设计时应采用高级语言和采用实时多任务操作系统，提高软件设计的工业化程度。

7.EMC技术。提高智能化系统电器元件的电磁兼容性，EMC现在显得愈来愈重要，要求达到标准，以便提高产品对各种复杂电磁环境的适应性。

五、结束语

综上所述，智能电器具有更强大的功能，而智能电器的发展趋势是依靠微处理器的运算能力，较好地实现智能电器功能，只要在参数检测和信号处理单元进行相应的参数设置，一个智能电器就可实现传统意义上的几个电器产品的功能。

多功能化是智能化产品的特点，通信化也是智能化电器的一个重要发展方向。总之，社会在不断进步，人类在不断追求，市场在不断变化，高科技应用含量决定着产品发展的新趋势和前景。

参考文献

篇8

一、DIP双列直插式封装

DIP(DualIn－linePackage)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。

DIP封装具有以下特点：

1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。

2.芯片面积与封装面积之间的比值较大，故体积也较大。

Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。

二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装

QFP（PlasticQuadFlatPackage）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。

PFP（PlasticFlatPackage）方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。

QFP/PFP封装具有以下特点：

1.适用于SMD表面安装技术在PCB电路板上安装布线。

2.适合高频使用。

3.操作方便，可靠性高。

4.芯片面积与封装面积之间的比值较小。

Intel系列CPU中80286、80386和某些486主板采用这种封装形式。

三、PGA插针网格阵列封装

PGA(PinGridArrayPackage)芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2-5圈。安装时，将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸，从486芯片开始，出现一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。

ZIF(ZeroInsertionForceSocket)是指零插拔力的插座。把这种插座上的扳手轻轻抬起，CPU就可很容易、轻松地插入插座中。然后将扳手压回原处，利用插座本身的特殊结构生成的挤压力，将CPU的引脚与插座牢牢地接触，绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起，则压力解除，CPU芯片即可轻松取出。

PGA封装具有以下特点：

1.插拔操作更方便，可靠性高。

2.可适应更高的频率。

Intel系列CPU中，80486和Pentium、PentiumPro均采用这种封装形式。

四、BGA球栅阵列封装

随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk”现象，而且当IC的管脚数大于208Pin时，传统的封装方式有其困难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片（如图形芯片与芯片组等）皆转而使用BGA(BallGridArrayPackage)封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。

BGA封装技术又可详分为五大类：

1.PBGA（PlasricBGA）基板：一般为2-4层有机材料构成的多层板。Intel系列CPU中，PentiumII、III、IV处理器均采用这种封装形式。

2.CBGA（CeramicBGA）基板：即陶瓷基板，芯片与基板间的电气连接通常采用倒装芯片（FlipChip，简称FC）的安装方式。Intel系列CPU中，PentiumI、II、PentiumPro处理器均采用过这种封装形式。

3.FCBGA（FilpChipBGA）基板：硬质多层基板。

4.TBGA（TapeBGA）基板：基板为带状软质的1-2层PCB电路板。

5.CDPBGA（CarityDownPBGA）基板：指封装中央有方型低陷的芯片区（又称空腔区）。

BGA封装具有以下特点：

1.I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率。

2.虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能。

3.信号传输延迟小，适应频率大大提高。

4.组装可用共面焊接，可靠性大大提高。

BGA封装方式经过十多年的发展已经进入实用化阶段。1987年，日本西铁城（Citizen）公司开始着手研制塑封球栅面阵列封装的芯片（即BGA）。而后，摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年，摩托罗拉率先将BGA应用于移动电话。同年，康柏公司也在工作站、PC电脑上加以应用。直到五六年前，Intel公司在电脑CPU中（即奔腾II、奔腾III、奔腾IV等），以及芯片组（如i850）中开始使用BGA，这对BGA应用领域扩展发挥了推波助澜的作用。目前，BGA已成为极其热门的IC封装技术，其全球市场规模在2000年为12亿块，预计2005年市场需求将比2000年有70%以上幅度的增长。

五、CSP芯片尺寸封装

随着全球电子产品个性化、轻巧化的需求蔚为风潮，封装技术已进步到CSP(ChipSizePackage)。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比晶粒（Die）大不超过1.4倍。

CSP封装又可分为四类：

1.LeadFrameType(传统导线架形式)，代表厂商有富士通、日立、Rohm、高士达（Goldstar）等等。

2.RigidInterposerType(硬质内插板型)，代表厂商有摩托罗拉、索尼、东芝、松下等等。

3.FlexibleInterposerType(软质内插板型)，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气（GE）和NEC。

4.WaferLevelPackage(晶圆尺寸封装)：有别于传统的单一芯片封装方式，WLCSP是将整片晶圆切割为一颗颗的单一芯片，它号称是封装技术的未来主流，已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。

CSP封装具有以下特点：

1.满足了芯片I/O引脚不断增加的需要。

2.芯片面积与封装面积之间的比值很小。

3.极大地缩短延迟时间。

CSP封装适用于脚数少的IC，如内存条和便携电子产品。未来则将大量应用在信息家电（IA）、数字电视（DTV）、电子书（E-Book）、无线网络WLAN／GigabitEthemet、ADSL／手机芯片、蓝芽（Bluetooth）等新兴产品中。

六、MCM多芯片模块

为解决单一芯片集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上用SMD技术组成多种多样的电子模块系统，从而出现MCM(MultiChipModel)多芯片模块系统。

MCM具有以下特点：

1.封装延迟时间缩小，易于实现模块高速化。

2.缩小整机/模块的封装尺寸和重量。

3.系统可靠性大大提高。

篇9

 

集成电路(IntegratedCircuit)产业是典型的知识密集型、技术密集型、资本密集和人才密集型的高科技产业，是关系国民经济和社会发展全局的基础性、先导性和战略性产业，是新一代信息技术产业发展的核心和关键，对其他产业的发展具有巨大的支撑作用。经过30多年的发展，我国集成电路产业已初步形成了设计、芯片制造和封测三业并举的发展格局，产业链基本形成。但与国际先进水平相比，我国集成电路产业还存在发展基础较为薄弱、企业科技创新和自我发展能力不强、应用开发水平急待提高、产业链有待完善等问题。在集成电路产业中，集成电路设计是整个产业的龙头和灵魂。而我国集成电路设计产业的发展远滞后于计算机与通信产业，集成电路设计人才严重匮乏，已成为制约行业发展的瓶颈。因此，培养大量高水平的集成电路设计人才，是当前集成电路产业发展中一个亟待解决的问题，也是高校微电子等相关专业改革和发展的机遇和挑战。[1_4]

 

一、集成电路版图设计软件平台

 

为了满足新形势下集成电路人才培养和科学研究的需要，合肥工业大学(以下简称"我校”从2005年起借助于大学计划。我校相继开设了与集成电路设计密切相关的本科课程，如集成电路设计基础、模拟集成电路设计、集成电路版图设计与验证、超大规模集成电路设计 、 ASIC设计方法、硬件描述语言等。同时对课程体系进行了修订，注意相关课程之间相互衔接，关键内容不遗漏，突出集成电路设计能力的培养，通过对课程内容的精选、重组和充实，结合实验教学环节的开展，构成了系统的集成电路设计教学过程。56]

 

集成电路设计从实现方法上可以分为三种：全定制(fullcustom)、半定制(Semi-custom)和基于FPGA/CPLD可编程器件设计。全定制集成电路设计，特别是其后端的版图设计,涵盖了微电子学、电路理论、计算机图形学等诸多学科的基础理论，这是微电子学专业的办学重要特色和人才培养重点方向，目的是给本科专业学生打下坚实的设计理论基础。

 

在集成电路版图设计的教学中，采用的是中电华大电子设计公司设计开发的九天EDA软件系统(ZeniEDASystem),这是中国唯1的具有自主知识产权的EDA工具软件。该软件与国际上流行的EDA系统兼容，支持百万门级的集成电路设计规模，可进行国际通用的标准数据格式转换，它的某些功能如版图编辑、验证等已经与国际产品相当甚至更优，已经在商业化的集成电路设计公司以及东南大学等国内二十多所高校中得到了应用，特别是在模拟和高速集成电路的设计中发挥了强大的功能，并成功开发出了许多实用的集成电路芯片。

 

九天EDA软件系统包括设计管理器，原理图编辑器，版图编辑工具，版图验证工具，层次版图设计规则检查工具，寄生参数提取工具，信号完整性分析工具等几个主要模块，实现了从集成电路电路原理图到版图的整个设计流程。

 

二、集成电路版图设计的教学目标

 

根据培养目标结合九天EDA软件的功能特点，在本科生三年级下半学期开设了为期一周的以九天EDA软件为工具的集成电路版图设计课程。

 

在集成电路版图设计的教学中，首先对集成电路设计的_些相关知识进行回顾，介绍版图设计的基础知识，如集成电路设计流程，CMOS基本工艺过程，版图的基本概念，版图的相关物理知识及物理结构，版图设计的基本流程，版图的总体设计，布局规划以及标准单元的版图设计等。然后结合上机实验，讲解Unix和Linux操作系统的常用命令，详细阐述基于标准单元库的版图设计流程，指导学生使用ZeniSE绘制电路原理图，使用ZeniPDT进行NMOS/PMOS以及反相器的简单版图设计。在此基础上，让学生自主选择_些较为复杂的单元电路进行设计，如数据选择器、MOS差分放大器电路、二四译码器、基本RS触发器、六管MOS静态存储单元等，使学生能深入理解集成电路版图设计的概念原理和设计方法。最后介绍版图验证的基本思想及实现，包括设计规则的检查(DRC),电路参数的检查(ERC),网表一致性检查(LVS),指导学生使用ZeniVERI等工具进行版图验证、查错和修改。7]

 

集成电路版图设计的教学目标是：

 

第熟练掌握华大EDA软件的原理图编辑器ZeniSE、版图编辑模块ZeniPDT以及版图验证模块ZeniVER丨等工具的使用;了解工艺库的概念以及工艺库文件technology的设置，能识别基本单元的版图，根据版图信息初步提取出相应的逻辑图并修改，利用EDA工具ZSE画出电路图并说明其功能，能够根据版图提取单元电路的原理图。

 

第二，能够编写设计版图验证命令文件(commandfile)。版图验证需要四个文件(DRC文件、ERC文件、NE文件和LVS文件)来支持，要求学生能够利用ZeniVER丨进行设计规则检查DRC验证并修改版图、电学规则检查(ERC)、版图网表提取(NE)、利用LDC工具进行LVS验证，利用LDX工具进行LVS的查错及修改等。

 

第三，能够基本读懂和理解版图设计规则文件的含义。版图设计规则规定了集成电路生产中可以接受的几何尺寸要求和可以达到的电学性能，这些规则是电路设计师和工艺工程师之间的_种互相制约的联系手段，版图设计规则的目的是使集成电路设计规范化，并在取得最佳成品率和确保电路可靠性的前提下利用这些规则使版图面积尽可能做到最小。

 

第四，了解版图库的概念。采用半定制标准单元方式设计版图，需要有统一高度的基本电路单元版图的版图库来支持，这些基本单元可以是不同类型的各种门电路，也可以是触发器、全加器、寄存器等功能电路，因此，理解并学会版图库的建立也是版图设计教学的一个重要内容。

 

三、CMOS反相器的版图设计的教学实例介绍

 

下面以一个标准CMOS反相器来简单介绍一下集成电路版图设计的一般流程。

 

1.内容和要求

 

根据CMOS反相器的原理图和剖面图，初步确定其版图;使用EDA工具PDT打开版图编辑器;在版图编辑器上依次画出P管和N管的有源区、多晶硅及接触孔等;完成必要的连线并标注输入输出端。

 

2.设计步骤

 

根据CMOS反相器的原理图和剖面图，在草稿纸上初步确定其版图结构及构成;打开终端，进入pdt文件夹，键入pdt,进入ZeniPDT版图编辑器;读懂版图的层次定义的文件，确定不同层次颜色的对应，熟悉版图编辑器各个命令及其快捷键的使用;在版图编辑器上初步画出反相器的P管和N管;检查画出的P管和N管的正确性，并作必要的修改，然后按照原理图上的连接关系作相应的连线，最后检查修改整个版图。

 

3.版图验证

 

打开终端，进入zse文件夹，键入zse,进入ZeniSE原理图编辑器，正确画出CMOS反相器的原理图并导出其网表文件;调出版图设计的设计规则文件，阅读和理解其基本语句的含义，对其作相应的路径和文件名的修改以满足物理验证的要求;打开终端，进入pdt文件夹，键入pdt，进入ZeniPDT版图编辑器，调出CMOS反相器的版图，在线进行DRC验证并修改版图;对网表一致性检查文件进行路径和文件名的修改，利用LDC工具进行LVS验证;如果LVS验证有错，贝懦要调用LDX工具，对版图上的错误进行修改。

 

4.设计提示

 

要很好的理解版图设计的过程和意义，应对MOS结构有一个深刻的认识;需要对器件做衬底接触，版图实现上衬底接触直接做在电源线上;接触孔的大小应该是一致的，在不违反设计规则的前提下,接触孔应尽可能的多，金属的宽度应尽可能宽;绘制图形时可以多使用〃复制"操作，这样可以大大缩小工作量，且设计的图形满足要求并且精确;注意P管和N管有源区的大小，一般在版图设计上，P管和N管大小之比是2:1;注意整个版图的整体尺寸的合理分配，不要太大也不要太小;注意不同的层次之间应该保持一定的距离，层次本身的宽度的大小要适当，以满足设计规则的要求。四、基本MOS差分放大器版图设计的设计实例介绍在基本MOS差分放大器的版图设计中，要求学生理解构成差分式输入结构的原理和组成结构，画出相应的电路原理图，进行ERC检查，然后根据电路原理图用PDT工具上绘制与之对应的版图。当将基本的版图绘制好之后，对版图里的输入、输出端口以及电源线和地线进行标注，然后利用几何设计规则文件进行在线DRC验证，利用版图与电路图的网表文件进行LVS检查，修改其中的错误并优化版图，最后全部通过检查，设计完成。

 

五、结束语

 

集成电路版图设计的教学环节使学生巩固了集成电路设计方面的理论知识，提高了学生在集成电路设计过程中分析问题和解决问题的能力，为今后的职业生涯和研究工作打下坚实的基础。因此，在今后的教学改革工作中，除了要继续提高教师的理论教学水平外，还必须高度重视以EDA工具和设计流程为核心的实践教学环节，努力把课堂教学和实际设计应用紧密结合在一起，培养学生的实际设计能力，开阔学生的视野，在实验项目和实验内容上进行新的探索和实践。

 

参考文献：

 

[1]孙玲.关于培养集成电路专业应用型人才的思考[J].中国集成电路,2007,(4):19-22.

 

[2]段智勇，弓巧侠，罗荣辉，等.集成电路设计人才培养课程体系改革[J].电气电子教学学报,2010,(5):25-26.

 

[3]唐俊龙，唐立军，文勇军，等.完善集成电路设计应用型人才培养实践教学的探讨J].中国电力教育,2011,(34):35-36.

 

[4]肖功利，杨宏艳.微电子学专业丨C设计人才培养主干课程设置[J].桂林电子科技大学学报,2009,(4):338-340.

 

[5]窦建华，毛剑波，易茂祥九天”EDA软件在"中国芯片工程〃中的作用[J].合肥工业大学学报(社会科学版),2008,(6):154-156.

 

[6]易茂祥，毛剑波，杨明武，等.基于华大EDA软件的实验教学研究[J].实验科学与技术，2006,(5):71-73.

篇10

1什么是微电子技术

微电子技术是在电子电路和电子系统的超小型化及微型化过程中逐渐形成和发展起来的，以集成电路为核心的电子技术。是由电路设计、工艺技术、检测技术、材料配置及物理组装等形成的技术体系。

2微电子技术的特征

微电子技术是在传统的电子技术基础上发展起来的。之所以称之为“微电子”，顾名思义就是由于它是在微小的范畴内的一种先进技术，其特征是“四微”：

（1）它对信号的加工处理是在一种固体内的微觀电子运动中实现的；

（2）它的工作范围是固体的微米级甚至晶格级微区；

（3）对信号的传递交换只在极微小的尺度内进行；

（4）它的容积很大，可以把一个电子功能部件，甚至一个子系统集成在一个微型芯片上。总之，微电子技术是指在几乎肉眼看不见的范围内进行工作的一种独特而神奇的特种技术。

3微电子的发展趋势

当代微电子技术正在向着高集成度、高速、低功耗、低成本的方向发展。它的进步主要借助于以下几个方面：

3.1制造工艺的改进

在制造工艺方面由最初的单层平面分布发展到后来的多层工艺（有多层高密度和多层多功能两种方式），以降低成本，增加功能。采用人工超晶格工艺（一种用人工控制晶体晶格大小制造晶体的新工艺），制造的器件叫超晶格半导体器件。这种器件的速度比硅半导体器件快10-100倍。使用敏感集成电路（在一块芯片上同时集成各种敏感元件及外围电路），可以缩小体积，降低成本，提高可靠性，增加功能。系统的集成方法将从二维结构向三维立体结构发展，这样会实现集成度的新突破，为集成电路的发展拓出一条新的可行之路。集成电路面世以来便以集成度每三年便翻两番的摩尔定律发展。

3.2材料的更新

科学家正广泛地探索以新材料取代硅晶体的可行途径。随着微电子技术的高速发展，硅材料的局限性已逐步暴露出来。采用砷化镓、磷化铟等氧化物半导体材料和超导材料、金刚石材料制造集成电路，可以提高集成电路的开关速度、抗辐射能力和工作温度（金刚石集成电路可在500℃-700℃下正常工作）。2000年2月12日，德国埃森大学和汉诺威大学宣布联合研制成功在硅板上生长锗半导体，由此制成的集成电路其开关速度将大大快于硅集成电路。同时，采用在有机物原子的化学链中储存信息的技术所研制的“生物芯片”也取得了一些进展。

3.3芯片尺寸的增大

芯片尺寸的增大可为集成度的提高提供物质基础，并且芯片尺寸越大，集成电路的平均成本越低。1998年，芯片尺寸已由原来的3-4英寸，增大到8-10英寸。目前已经达到12英寸。预计今后几年芯片的容量将达到令人震惊的程度，即一个芯片上可包含10亿个元件，其电路仅有几个原子那么薄。这必然会带来芯片功能密度和性能价格比的大幅度提高。

4微电子技术发展需要突破的技术层次

（1）微细加工关键的加工工艺---光刻技术还是一个大问题。

（2）互连技术的可靠性问题还有待研究开发。

（3）新型器件结构新型材料体系还大有潜力刻挖。

5微电子技术的广泛应用

微电子技术不仅使电子设备和系统的微型化成为可能，更重要的是它引起了电子设备和系统的设计、工艺、封装等的巨大变革。所有的传统元器件，如晶体管、电阻、连线等，都将以整体的形式互相连接，设计的出发点不再是单个元器件，而是整个系统或设备。

除了计算机以外，微电子技术在其他方面的应用也是相当广泛的。从通信卫星、军事雷达、无人机、信息高速公路，到程控电话、手机、GPS，从气象预报、遥感、遥测、医疗卫生、能源、交通，到环境工程、自动化生产、日常生活，各个领域无不渗透着微电子技术。

微电子技术对电子产品的消费者市场也产生了深远的影响。价廉、可靠、体积小、重量轻的微电子产品层出不穷。而落户于各式各样的普及型产品之中，进入普通百姓家。例如电子玩具、游戏机、学习机以及其他家用电器产品等。就连汽车这种传统的机械产品也渗透进了微电子技术，采用微电子技术的电子引擎监控系统、汽车安全防盗系统、现代汽车上有时甚至要有十几到几十个微处理器。

微电子技术发展日新月异，令人兴奋不已。它对我们工作、生活和生产的影响无法估量。

参考文献

[1]李净，唐红洁编著.第五章：新编现代科技概论[M].北京：中国政法大学出社，2008（11）.

[2]宗占国主编.第二章：微电子技术与计算机技术[M].北京：高等教育出版社，2008（05）.

作者单位

92823部队二中队海南省三亚市572021