集成电路设计过程范文

导语：如何才能写好一篇集成电路设计过程，这就需要搜集整理更多的资料和文献，欢迎阅读由公务员之家整理的十篇范文，供你借鉴。

篇1

摘要：文章指出了静电的危害，并说明了静电的防护机理，电路设计中的静电防护措施，并探讨了电子工厂生产过程中是如何进行有效的防静电管理。

静电防护就是通过有效的控制手段来预防静电对静电敏感元器件造成伤害，它需要从电路设计、元器件选择、生产制造、搬运与存储以及使用等等全过程的方方面面加以防护和控制，才能达到有效预防静电对电子产品造成伤害。

一、静电的危害

随着科技的进步和工业的高速发展，一方面，许多高分子材料被迅速推广应用，一些电阻率很高的高分子材料（如塑料、橡胶等）制品的广泛应用以及现代生产过程的高速化，使得静电能积累到很高的程度；另一方面，静电敏感材料的生产和使用（如轻质油品、火药、VMOS/CMOS电路芯片等），工矿企业受静电的危害越来越突出，静电危害造成了的后果和损失也就相当严重。

人们的日常活动即可产生高达几万伏的静电，而人手的神经可感觉到静电的最低电压也在3000V以上，但却只需要10V的静电释放就可毁坏某些对静电极度敏感的电路芯片。如果不加以防护，电子产品即可在不知不觉的过程中就被静电释放造成伤害，酿成无法弥补的损失。据统计分析有 59%的电子元器件损坏是由于静电释放造成的，这种损坏有两种形式，一种是灾难性的损坏，它造成元器件功能丧失，这种情况约占静电对元器件造成的总损坏的10%；另一种是潜在性损坏，这种损坏虽然没有丧失元器件应有功能，但却使元器件的性能下降，或降低元器件使用寿命，这种情况约占静电对元器件造成的总损坏的90%。据统计美国电子工业一年的静电损失就超过100亿美元，日本超过80亿美元，中国目前还没有这方面的权威统计数据，估计会更高。因此，在电子制造行业内保护电子元器件免受静电释放的损坏是非常重要的。

二、静电的防护机理

病毒对人体的感染必须具备三要素：感染源、感染途径、易感人群。同样地，静电对电子元器件的损坏也必须具备三要素：静电电势、释放途径、敏感元器件，三者缺一不可。因此，我们在进行静电防护时，只需要消除三个因素中的一个因素即可起到静电防护的作用。但静电无处不在，我们要想消除静电电势几乎是不可能，唯一的办法是削弱静电电势，静电电势与空气湿度有关（如表1所示），空气湿度越大，静电电势就越低，但我们又不能无限制地增加空气湿度，因为空气湿度越大，湿敏元器件就越容易受潮，元器件一旦受潮，通过高温焊接就极易损坏元器件（这就是所谓的“爆米花”现象），因此，我们需要将环境湿度控制在一定的范围内（一般在40%RH～70%RH）。

静电产生的方法 静电电压（V）

10%RH 40%RH 55%RH

人在地毯上行走 35000 15000 7500

人在塑料地板上行走 12000 5000 3000

坐在椅子上的工人 12000 5000 3000

从包装箱上拿出泡沫 26000 20000 7000

无接地措施时人体的运动 6000 800 400

穿着合适的脚带在静电地板上行走 ＜15

表1各种动作产生静电电压

其二，是保护静电敏感元器件，部分电子元器件的静电击穿电压如表2所示，我们在进行电路设计时，在这些容易被静电击穿的电子元器件设计一些保护电路，就可以起到保护静电敏感元器件的作用。

再者，就是控制静电释放途径，这是电子产品生产制造过程中普遍采取的措施，让产生的静电安全释放。那么，在电子制造业究竟如何保护电子元器件才能使电子元器件免受静电释放的损坏呢？一提及该问题，人们往往只想到在生产制造过程中的静电防护，常常会忽略如何在电路设计过程中通过设计一些保护电路来达到静电防护的目的。本文就从电路设计和生产制造两个方面来浅析静电防护措施。

器材类型 ESD最小敏感电压（V）

VMOS 30～1800

MOSFET 100～200

砷化镓FET 100～300

EPROM 100以上

JFET 140～7000

SAW(声表面滤波器) 150～500

运算放大器 190～2500

CMOS 250～3000

静电对部分肖特基二极管的击穿电压 300～2500

SMD薄膜电阻器 300～3000

双极性晶体管 380～7800

射极耦合逻辑电路 500～1500

可控硅 680～1000

肖特基TTL 100～2500

表2部分电子元器件的静电击穿电压

三、电路设计中的静电防护措施

在进行电路设计时，尽可能选用静电敏感度电压伏值高的电子元器件。特别是接口电路，应尽可能选用静电敏感度为3级（静电损伤阈值电压大于4000V）或对静电不敏感的电子元器件。否则应在输入输出接口电路上应采取保护措施。保护电路的放置位置，对于布置在PCB板周边或靠近连接器的接口电路，其保护电路应紧靠地线或连接器放置，其余的保护电路应紧靠被保护的芯片放置。

对于容易受到静电损伤的电子元器件，如NMOS、CMOS类电子器件或其它一些静电敏感度为1、2级的电子元器件，应该尽量远离易受静电冲击的区域，且每一个电路应尽可能紧靠。容易受到静电干扰的信号线（如时钟线、复位线等）应尽可能短而宽，多层板中的时钟线、复位线应在两地平面之间走线。

图1基本控制电路

在PCB的电路周围设置一个环形地，如图1所示。环形地线宽应大于 3mm，分别铺设于 PCB 板的两个表层（顶层Toplayer 和底层Bottomlayer）上，内层上可以不铺设环形地，并每间隔13mm 用过孔将各层的环形地连接在一起。两个表层的环形地铜皮上不要覆盖阻焊层（绿油），而采用裸铜或同焊盘一样做喷锡处理，以保证两个表层环形地表面良好的导电性能。环形地与PCB板内部线路应保证3mm 以上的间距，工作地汇聚后可最终与环形地相连，环形地可通过安装孔用螺钉与金属机壳相连。尽可能使用多层PCB，将电源层和地线层独立铺设在PCB板的内层，这样可以有效减小信号线与地线之间共模阻抗和感性耦合，并且尽量地将每一个信号层都紧靠一个电源层或地线层。对于较复杂的电路板或高密度电路板，还可以考虑使用内层信号线层，但两信号层之间应用电源层或底线层来隔开。对于双面PCB来说，要采用紧密交织的电源和地栅格，电源线紧靠地线，在垂直和水平线或填充区之间，要尽可能多地连接。

CMOS器件及其它重要IC芯片所不用的输入输出引脚最好不要独立悬空，应视引脚不同功能将其单独或相连后分别接到地线、电源的Vcc、Vss、VDD上，CMOS器件的输入端如果接的是高阻源，则应设计上拉或下拉电阻。两块或两块以上电路板的接地线通过连接器进行连接时，最好有多个插针接地，以保证静电泄放地回路的通畅。电源输入端应加入瞬态过压抑制器件（TVS），PCB板上电源走线过长时，应每隔50mm 在电源线与地线之间安装一个0.1uF的陶瓷滤波电容器。信号线过长时，应与信号线平行布一条地线。

安装在印制板上或安装在机壳与操作面板上容易被人体接触的部件（如复位按钮、拨码开关、小面板、按钮、键盘、旋钮等）应采用绝缘物，如带有金属外壳，其金属外壳应尽可能有良好的接地，优先接静电保护地形环，如没有设置静电保护地形环，则接工作地。

四、电子工厂生产过程中如何进行有效的防静电管理

1、 EPA区域的静电防护等级确定

为了全面的产品静电防护等级静电防护小组应收集公司产品的类型、静电敏感器件的类型、静电敏感器件的防护等级、每种产品占总产品的比重;同时静电防护小组应该关注不同客户的需要确定EPA区域的静电防护等级;第三，对于目前电子企业特别是国内企业领导层的意见往往起着关键作用，因为每个公司即使相同的器件，由于用途不一样对于器件失效的比例接受度不一样。领导层对于器件失效的比例接受度有很大的决定作用，因此充分了解领导层的期望是项目组在静电防护区域等级分类确定时必须考虑的一个环节。

2、建立静电防护规范体系

首先，为了便于电子企业能快速制定出静电防护规范体系，并且规范出完全满足电子产品生产的防静电要求，项目经理应组织对相关国际、国内静电防护标准学习特别是对于最新的国际标准。为了使静电防护体系能够有效运行在建立静电防护体系基本框架结构之后，需要对各个过程及所涉及的相关活动进行描述。因此，应高度重视静电防护体系规范文件编制这一环节。规范的内容应体现协调性、可操作性和可检查性编制规范应特别注意保持完整性、系统性和层次性规范的内容应当具有完整性和可行性，因为静电防护体系是有关人员从事静电防护活动的依据所在。

3、静电防护区域建设

首先是环境建设，要依照静电防护区域的具体要求和防护等级制定相应防静电环境。我们可以用鱼骨图分析法来定义静电防护环境建设的影响因素，并从中挖掘出主要因素环境建设一般包含以下几个方面：防静电的标识、防静电地板、环境的温湿度、EPA区域接地、环境离子浓度、防静电工作台其次是设备控制，由于静电敏感器件在生产过程中接触最多的就是电子工厂的生产设备，因此设备的漏电将对静电敏感器件造成巨大的影响，且这种影响是以批量单位计算的，因此，在EPA建设中设备的控制也是一项重要的环节。一般我们从设备中与静电敏感器件接触材料方面、设备的接地等方面来考虑设备控制问题找出引起器件失效的设备是设备控制的关键所在，我们还是可以采用鱼骨图分析法来进行设备控制分析。第三是人员控制主要应从人员的操作过程、人员的穿着以及人员静电防护规范的遵守等方面来考虑。第四是材料控制主要从电子产品的使用环境以及静电敏感器件的包装方式入手。一般来说，直接接触比间接接触要求要高，静电防护区域外部比静电防护区域要求较高。

结束语

静电防护是电子工业永恒的话题，也是电子设计与制造工程师们不断探索和研究的课题。大量的事实告诉我们，在设计、制造以及使用电子产品时，必须高度关注静电防护，只有加强了静电防护，才能减少静电对电子产品造成的伤害。

参考文献

[1]许缪编.电机与电气控制[M].机械工业出版社，2009（07）：182.

[2]麦崇裔编著.电气控制与技能练[M].电子工业出版社，2010（01）：71.

篇2

3G智能手机是我国消费市场热点。TD-SCDMA芯片出货在2014年将达到1.2亿颗，而WCDMA芯片出货在2014年预计达到近2亿颗，考虑到WCDMA在全球市场的容量巨大及用户的国际漫游需求，同时支持TD-SCDMA和WCDMA的多模终端芯片市场机会巨大。

我国大陆彩电1.2亿台的年产量，需要从台资和外资芯片公司采购约1.1亿颗电视SoC主芯片，其湾的联发科（已并购晨星）是主要供应商，约占我国大陆电视芯片采购量的90%。目前我国市场上使用的数字电视SoC主芯片大部分从台资和外资企业采购， 为我国本土芯片企业研发“进口替代”产品提供了市场机会。

据对抽样IC设计企业的调查显示，2012年大部分IC设计企业销售额均取得增长，总体增长率约为21%，其中有7家企业今年销售额实现了翻番。

我国IC设计企业的产品覆盖广泛的应用领域，在手机、平板电脑、多媒体播放机、电子书等消费类产品上，国产芯片具有很强的竞争力，制造工艺达到40nm甚至28nm，手机SoC芯片、电源管理芯片等已经进入三星等国际大厂的供应链。

调查显示，我国芯片主流量产工艺采用0.18微米和0.13 微米，两者相加所占比例为调查样本企业的52%。有25% 的公司采用65纳米及以下工艺。采用40nm高端工艺的企业继续增加，占9%，比2011年的7%提高了两个百分点，并且有企业开始采用目前最先进的28nm工艺。

从产品的集成度来看，我国IC设计企业普遍具备了百万门规模以上的设计能力，设计能力超过1000万门以上的IC企业比例达到了36 %，与2011年相比上升了3个百分点。设计能力在100～1000万门规模的IC设计企业占到调查样本企业总数的50%。

IC设计企业碰到的主要问题是要降低设计成本、缩短设计周期，以及在日益复杂的SoC芯片上实现软硬协同设计。

篇3

当今世界，计算机的发展已成为领导工业现代化进程的潮头军，自1946年世界第一台电子计算机诞生以来，短短的五十多年间，计算机作为一种现代化的高级工具以惊人的速度迅速地渗透到了社会生活的各个领域，引起了全球的技术革命。计算机技术的飞速发展离不开另一门产业的发展，即集成电路产业。因为集成电路的出现才使计算机摆脱了电子管、晶体管等原材料构件的束缚，逐步走向小型化，轻型化，高智能化，迅速走向了社会，走入了家庭。

集成电路产业的飞速发展，产生了许多新的法律问题，由于传统知识产权法的局限性以及集成电路及其布图设计本身存在着的特殊性，集成电路布图设计的法律保护问题也引起了法学界的极大关注。各国也纷纷就集成电路布图设计进行立法，以保护此种特殊性质的知识产权不受侵害。

我国早在1991年国务院就已将《半导体集成电路布图设计保护条例》列入了立法计划，经过10年的酝酿，我国的《集成电路布图设计保护条例》终于于2001年3月28日由国务院第36次会议通过，并于2001年10月1日起施行。这是目前我国保护集成电路布图设计知识产权的一部重要法规。虽然它是一部行政法规，但经过试行一段时间到条件成熟后，将之上升为法律的形式是必然的趋势。我国采用专门立法的形式保护集成电路布图设计既尊重了国际知识产权保护的原则，又便于与国际法律接轨，而且这部条例既保护了集成电路布图设计专有权人的权益，又考虑到了国家和公众的利益，使技术进步不受到人为的限制。这一条例初步建立了我国集成电路布图设计的知识产权保护的理论体系，进一步完善了我国的知识产权法律制度。

一、集成电路和布图设计的概念与特点

集成电路是指半导体集成电路，即以半导体材料为基片，将至少有一个是有源元件的两个以上元件和部分或者全部互连线路集成在基片之中或基片之上，以执行某种电子功能的中间产品或者最终产品。一块集成电路通过控制电流在其电路中的流动来实现其功效。在计算机发展的初期，每个电路元件（如晶体管、电阻、电容等）都是用引线同电路中的其它元件相连接的。这种做法须耗费大量的劳动力与工时，且计算机制作成本很高，大量连线的存在使电流的流动距离增长，不仅影响了计算机工作的速度和可靠性，还引起电路功耗的增加，从而带来电路的散热以及要求有较高电压的电源等一系列的问题。这也正是最初计算机体积庞大、耗电量大、速度慢的根本原因。采用集成电路以后，这些问题就得到了解决：由于电路元件及连线实质上已成为一体，作为一块电路板上的不同元件，它们之间的电流交换速度大大增强，且电路的功耗亦大幅度降低，不仅提高了计算机的性能，还大大降低了计算机的成本。由于生产集成电路的主要原材料硅、铝、水等一些化合物并不昂贵，但经过加工以后得到的集成电路产品的价值往往可以达到其材料价值的几十倍，几百倍甚至上千倍。在其价值成本中，大部分都是知识、技术与信息所增加的附加价值。这种附加价值主要集中在以集成电路为载体而体现出来的人类智慧的结晶-布图设计的价值上。就象相同的磁带因为录制不同的歌曲其价值就会不同一样，用相同的技术工艺在同样的芯片上依不同的布图设计所制作出的集成电路，其价值也是不同的。好的布图设计制作出的芯片往往能具备更高的性能和工作速度。因此，集成电路的法律保护问题，归根结底在于对其布图设计的保护。

对布图设计，世界各国的称呼各有不同：美国称之为掩膜作品，（Mask Work），日本称之为电路布局（Circuit Layout），欧洲国家采用的是另一个英文单词Topography（拓朴图），而世界知识产权组织（WIPO）于1987年2月通过的《关于集成电路知识产权保护条约》（简称《WIPO条约》或《华盛顿条约》）中则采用了Layout-design（布图设计）一词。这些词语字面上的表示虽各不相同，但其真正的含义都是相同的，即指集成电路中各种元件的三维配置。许多人认为布图设计只是一种设计图，就象建筑工程设计图一样。事实上布图设计与建筑工程设计图这种一般的二维设计图是不同的，它是一种有许多不同层面的三维设计，每一层面上又有许多复杂的电路布图装置图，而且最重要的是，真正可以用于实践的布图设计是经过了特殊的工艺按实物尺寸复制在玻璃板上，可以直接加工在芯片上的模本，即掩膜版。现在世界上虽已有一些更先进的模本技术，但是最终布图设计还是必须做成与集成电路产品实物一般大小的模本，才可算是完成了布图设计的制作。在生产过程中，这些模本是直接被“做”到产品中去成为产品的一部分，而不是象建筑设计图那样本身与实际的建造结果之间并无联系。一个小小的掩膜作品中所包含的电路设计图往往可以是几十张上千张甚至上万张。设计一组布图设计，需要付出巨大的创造性劳动，它代表着芯片开发中的主要投资，可占其成本的50%以上。布图设计作为人类智力劳动的成果，具有知识产权客体的许多共性特征，应当成为知识产权法保护的对象，其特点主要表现在：

（一）无形性。

布图设计作为一种元件的“三维配置”，这种配置方式本身是无形的、抽象的，是人类智慧的体现，但它可以通过有形的载体表现出来而为人所感知。当它被制作成芯片时，表现为一定的构形；当它被制成掩膜版时，表现为一定的图形；当它被输入计算机时，则以一定的数据代码的方式存储在磁盘之中。

（二）可复制性。

布图设计具有可复制性，但其可复制性与一般著作权客体的可复制性不同。当布图设计的载体为掩膜版时，它以图形方式存在，这时只要对全套掩膜版加以翻拍，即可复制出全部的布图设计。当布图设计以磁盘为载体时，同样可用通常的拷贝方法复制。当布图设计的载体为集成电路芯片时，它同样可以被复制，只是复制过程相对要复杂一些。复制者要先把芯片的塑料或陶瓷外壳打开，利用一台高分辨率的照相机，把顶上的金属联接层照下来，再用酸把这层金属腐蚀掉，对下面那层半导体材料照相，获得该层的掩膜作品。照完后利用相同的方法再照下一层，如此一步一步做下去，就可以得到这一芯片的全套掩膜，依靠这套掩膜就可以模仿生产该芯片。这种从集成电路成品着手，利用特殊技术手段了解其布图设计的方法被称为“反向工程”方法。这种方法虽需一定的技术要求，但是比起原开发者漫长艰辛的开发过程，其所花费的时间和精力都只是后者的若干分之一。

（三）表现形式的非任意性。

布图设计是与集成电路的功能相对应的。布图设计的表现形式要受到电路参数、实物产品尺寸、工艺技术水平、半导体材料结构和杂质分布等技术因素和物理规律的限制，因此开发新的功能相同或相似的集成电路，其布图设计不得不遵循共同的技术原则和设计原则，有时还要采用相同的线宽，甚至采用相同的电路单元。这就造成了对布图设计侵权认定难度的加大，有关这一点，笔者将在后文论述。

由以上特点可以看出，布图设计的无形性是知识产权客体的共性，可复制性是著作权客体的一个必要特征，表现形式的非任意性则是工业产权客体的特性，因此，布图设计成为了一种兼有著作权和工业产权客体双重属性的特殊知识产权客体，很难在传统的知识产权法律保护体系中得到完善的保护。因此要想求取良好适当的法律保护模式，就必须突破传统的界限。针对布图设计自身的特征，制定出专门的单行法律加以保护，这是世界上大多数国家的共识。我国也正是采用了此种立法方式。

二、我国集成电路布图设计知识产权保护的理论体系

我国集成电路布图设计的知识产权保护体系是在传统知识产权法理论的基础上，借鉴国外的一些理论和实践建立起来的。这一理论体系的核心概念即布图设计专有权。

（一）布图设计专有权的概念和要素

1、概念

布图设计专有权就是布图设计的创作人或者其他权利人对布图设计所享有的权利，具体来说，就是指国家依据有关集成电路的法律规定，对于符合一定手续和条件的布图设计，授予其创作人或其他人在一定期间内对布图设计进行复制和商业利用的权利。布图设计专有权作为一种独立的知识产权，既不属于专利权，也不属于著作权。而且，布图设计专有权是以布图设计为权利客体的，权利人对与布图设计有关的集成电路或其中所含的信息并不享有权利。

2、要素

布图设计专有权的要素包括三个，即布图设计专有权的主体、客体和内容。

（1）布图设计专有权的主体。

布图设计专有权的主体，即布图设计权利人，是指依照集成电路布图设计保护法的规定，对布图设计享有专有权的自然人、法人或其他组织。根据我国《集成电路布图设计保护条例》的规定，能够享有布图设计专有权的人主要有以下几类：

①布图设计创作者或合作创作者

布图设计的创作者或合作创作者即以自己的智力劳动单独或共同完成布图设计的人。由于布图设计的各个部分是密不可分的，具有整体性，缺少任何一部分布图设计都将无法完成预先希望达到的功能，因此，由多人共同创作完成的布图设计其权利只能作为一个整体由各创作人共同享有，即使各创作人所创作的部分能够与他人的部分相区分，他也不可能就这一部分设计单独享有权利。但是法律允许合作者就布图设计专有权的归属作出约定。

②主持创作布图设计的法人或组织

根据我国《集成电路布图设计保护条例》第9条第二款的规定：“由法人或者其他组织主持，依据法人或者其他组织的意志而创作，并由法人或者其他组织承担责任的布图设计，该法人或者其他组织是创作者。”由法人或组织主持创作的布图设计类似于版权法中的职务作品，其权利不由直接完成创作的人享有而由有关的单位享有。

③经约定可以享有权利的委托人

对于委托创作布图设计的情形，我国的规定是：“受委托创作的布图设计，其专有权的归属由委托人和受托人双方约定，未作约定或者约定不明的其专有权由受托人享有。”所以因受委托而完成的布图设计的专有权归属，首先依委托人与受托人的约定，双方未约定或约定不明的，由受托人也就是直接完成创作行为的人享有布图设计专有权。

④以上主体的权利继受人

布图设计权利人是自然人的，自然死亡之后，其专有权在法律规定的保护期内可依照继承法的规定转移。布图设计专有权属于法人或者其他组织的，法人或者其他组织变更、终止后，其专有权在法律规定的保护期内由承继其权利、义务的法人或者其他组织享有，没有承继其权利、义务的法人或者其他组织的，则布图设计进入公有领域。

另外，我国法律还规定外国人创作的布图设计首先在中国境内投入商业利用的，依照我国的法律可享有布图设计专有权。外国人创作的布图设计其他作者所属国同中国签订有关布图设计保护协议或与中国共同参加有关布图设计保护的国际条约的，也可依我国法享有布图设计专有权。

（2）布图设计专有权的客体。

《集成电路布图设计保护条例》中规定，布图设计专有权的客体是具有独创性的布图设计。这一规定与《WIPO条约》①中的规定是一致的，我国已是该条约的正式签字国。布图设计的独创性是指该布图设计是创作者自己的智力劳动成果，并且在其创作时该布图设计在布图设计创作者和集成电路制造者中不是公认的常规设计。但如由常规设计组成的布图设计，其组合作为整体符合前述条件的，也是受到保护的客体。这一规定是为保护集成电路进一步发展而作的特别规定。我国法对布图设计的保护，不延及思想、处理过程、操作方法或者数学概念等。具体来说，一项布图设计要取得专有权，必须具备以下的条件：

①实质要件：申请保护的布图设计必须具有原创性。

具有原创性包括两层含义，一是指该布图设计必须是创作人自己智力劳动的成果，而非简单复制他人的布图设计。二是指该布图设计应具备一定的先进性，即它在创作完成时不能是当时集成电路产业中常用的，显而易见的或为人所熟知的。

对原创性的规定，大多数国家都大致相同，《WIPO条约》中对此亦作出了详细的规定，我国作为集成电路技术较为落后的发展中国家，作出这样的规定有利于鼓励有关技术人员的积极性和主动性，以促进集成电路产业的发展。

②形式要件：即取得保护的布图设计在形式上必须具备的条件。

我国以登记作为布图设计取得权利保护的形式要件。

我国已规定了一套类似计算机软件版权登记的布图设计权登记制度。如果不进行登记，权利人将很难证明其布图设计在创作完成时是非显而易见的，因为布图设计的发展十分迅速，等到侵权纠纷出现时，举证已相当困难，建立一套登记制度即可在很大程度上解决这一难题。

（3）布图设计专有权的内容

布图设计专有权的内容即指布图设计专有权的具体权能。根据《集成电路布图设计保护条例》的规定，我国的布图设计专有权的权能主要包括：

①复制权，即权利人有权通过光学的、电子学的方式或其他方式来复制其受保护的布图设计或者含有该布图设计的集成电路。这种复制（reproduce）与版权法中的复制（copy）是不同的，它必须通过特殊的方法实现，实际上是一种重新制作。所以，我国《条例》中明确规定：“复制，是指重复制作布图设计或者含有该布图设计的集成电路的行为。”

②商业利用权，即布图设计权人享有的将受保护布图设计以及含有该受保护的布图设计的集成电路或含此种集成电路的产品进行商业利用的权利。各国立法对此权利内容的规定不完全相同，但一般都包括出售权、出租权、展览陈列权以及为商业目的或其他方式的利用而进口的权利等。我国法所规定的商业利用，是指为商业目的进口、销售或者以其他方式提供受保护的布图设计，含有该布图设计的集成电路或者含有该集成电路的物品的行为。

值得注意的是，从各国现有的集成电路法规定看，布图设计权均不包括任何精神权利，且布图设计权不影响权利人根据其他法律而对布图设计所享有的权利。

（二）布图设计专有权的权利限制

作为一种知识产权，和专利权及版权一样，布图设计权的行使也存在一定的限制。从各国立法的情况来看，对布图设计权利的限制主要有以下几种：

1.合理使用。这与版权中的合理使用相类似，主要包括为个人目的而复制或利用和为教学研究而复制或利用。

2.合理的反向工程。反向工程是现代集成电路工业发展的主要手段之一，但是反向工程也具有一定的特殊性，因为在复制他人布图设计时也可能会用到反向工程的技术，以科学研究为目的的反向工程是合法的，而单纯为获取他人布图设计而进行的反向工程则是非法的，这又涉及到一个侵权认定的问题。

3.权利穷竭。布图设计权人或经其受权的人将受保护的布图设计或含有该布图设计的集成电路产品投入市场以后，对与该布图设计或该集成电路产品有关的任何商业利用行为，不再享有权利。

4.善意买主。即基于善意，不知道有关半导体芯片产品的保护的存在而购买了该半导体芯片产品的人。这些人的行为是不能构成布图设计侵权的。

5.强制许可。即在一定条件下，一国政府可以不经布图设计权利人的同意强制作可他人或有关的组织使用其布图设计。这一做法主要由一些发展中国家采用，一些发达国家如美国对此持反对意见。《WIPO条约》对强制许可采取了肯定的态度，允许缔约各国根据自己实际情况在法律上规定强制许可制度。

根据我国《集成电路布图设计条例》第四章的规定，我国对布图设计专有权行使的限制主要体现在以下这几个方面：

（1）为个人目的或者单纯为评价、分析、研究、教学等目的而复制受保护的布图设计的。

（2）在依据前项评价、分析受保护的布图设计的基础上，创作出具有独创性的布图设计的。

（3）对自己独立创作的与他人相同的布图设计进行复制或者将其投入商业利用的。

（4）受保护的布图设计、含有该布图设计的集成电路或者含有该集成电路的物品，由布图设计权利人或者经其许可投放市场后，他人再次商业利用的。

（5）在国家出现紧急状态或者非常情况时，或者为了公共利益的目的，或者经人民法院、不正当竞争行为监督检查部门依法认定布图设计权利人有不正当竞争行为而需要给予补救时，国务院知识产权行政部门可以给予使用其布图设计的非自愿许可。但是取得非自愿许可的自然人，法人或其他组织应向布图设计权利人支付合理的报酬，其数额由双方协商；双方不能达成协议的，由国务院知识产权行政部门裁决。

由以上这些规定可以看出，我国基本上采用了与《WIPO条约》相似的规定，这有利于我国的集成电路布图设计与国际法律规定的接轨。

（三）布图设计侵权及其认定

所谓布图设计侵权，即指侵犯了布图设计权利人的权利，依法应承担法律责任的行为。它主要包括非法复制与非法进行商业利用两种。其中非法进行商业利用的行为比较容易认定，也易取证，但对非法复制的认定却存在一定的难度。非法复制主要有两种：

1.完全复制，即将原布图设计原封不动照搬下来。这种情况比较好认定，因为开发一种布图设计是一项艰巨复杂的脑力劳动，两个相互独立的开发人在互不接触的情况下独立开发的两种功能相同的布图设计，虽然在电路原理上有可能相似，但是表现在掩膜版上的具体元件布置、连线等布局完全一模一样的可能性几乎为零，因此在实践中如发现两种完全一样的布图设计，那么必定是后一布图设计人复制了前一设计人的布图设计，举证责任主要集中在开发时间先后上，如果规定有布图设计的登记制度，这就比较容易认定。

2.部分复制，即仿制，这是目前存在的布图设计侵权行为中占比重最大，而且也是最难认定的一种侵权行为。它之所以难以认定的主要原因是布图设计中有许多共同遵循的基本电路原理和技术原则，再加上新旧布图设计之间需有兼容性的要求，在功能相类似的布图设计中不可避免地会有一些相同或相似的地方。因此许多布图设计侵权人在获取他人布图设计作品以后，将一些无关紧要的元件位置作一定的改动，在电路设计连线上再作一些调整，就会使新的布局与原有的布局很不相同，尤其在制作成集成电路产品以后，肉眼无法观察，必须借助机器进行复杂的技术处理后才能认定，这就更增加了对此种侵权行为认定的难度。

笔者认为，在认定这种侵权行为时必须抓住两个关键：一是两种布图设计是否实质相似，二是另一布图设计创作人是否曾接触过受保护的布图设计。确定了这两点，侵权的判定即可成立。对是否实质相似的认定，主要可从两个方面着手：（1）从设计组成上看，首先在量上确定，两种布图设计相同的部分有多少，占全部布图设计的比重有多大，一般而言，相同的越多，是复制的可能性就越大，另外在质上可考察相同的部分在整个设计中所起的作用是否相同，如果起的都是核心的作用，那么就很容易构成实质相似。（2）从功能上看，两种布图设计的功能是否相同是二者是否实质相似的根本要件，如果两种功能完全不同的布图设计，即使其元件布局、线路布置绝大部分相同，也不可能构成实质相似。抓住了这两个关键，对于仿制的侵权认定就相对容易了。

总之，我国的《集成电路布图设计条例》已初步建立了我国的集成电路布图设计的知识产权保护理论体系，对布图设计侵权作了规定，并且规定了侵权人应当承担的法律责任。但我们仍需要在今后的布图设计权利保护实践中进一步改善我国的保护制度，使布图设计专有权的保护更全面更完善，从而促进我国集成电路产业的进一步发展。

[注   释]：

①即《关于集成电路的知识产权条约》（Treaty on the Intellectual Property in Respect of Integrated Circuits），是世界知识产权组织（WIPO）于1989年5月在华盛顿通过的一部国际条约，简称《WIPO条约》。现在已在这个条约上签字的国家有埃及、加纳、利比里亚、危地马拉、南斯拉夫、赞比亚、印度和中国等。

[参考书目]

1. 郑成思著《计算机软件与数据的法律保护》，法律出版社，1987版。

2. 郑成思著，《信息、新兴技术与知识产权》，中国人大出版社，1986版。

3. 英明初著，《计算机软件的版权保护》，北京大学出版社，1991年8月版。

4. 唐光良、董炳和、刘广三著，《计算机法》，中国社会科学出版社，1993年11月版。

5. 刘江彬著，《计算机法律概论》，北京大学出版社，1992年7月版。

6. 赵震江主编，《科技法学》，北京大学出版社，1991版。

篇4

关键词：集成电路设计；本科教学；改革探索

作者简介：殷树娟（1981-），女，江苏宿迁人，北京信息科技大学物理与电子科学系，讲师；齐臣杰（1958-），男，河南扶沟人，北京信息科技大学物理与电子科学系，教授。（北京 100192）

基金项目：本文系北京市教委科技发展计划面上项目（项目编号：KM201110772018）、北京信息科技大学教改项目（项目编号：2010JG40）的研究成果。

中图分类号：G642.0     文献标识码：A     文章编号：1007-0079（2012）04-0064-02

1958年，美国德州仪器公司展示了全球第一块集成电路板，这标志着世界从此进入到了集成电路的时代。在近50年的时间里，集成电路已经广泛应用于工业、军事、通讯和遥控等各个领域。集成电路具有体积小、重量轻、寿命长和可靠性高等优点，同时成本也相对低廉，便于进行大规模生产。自改革开放以来，我国集成电路发展迅猛，21世纪第1个10年，我国集成电路产量的年均增长率超过25%，集成电路销售额的年均增长率则达到23%。我国集成电路产业规模已经由2001年不足世界集成电路产业总规模的2%提高到2010年的近9%。我国成为过去10年世界集成电路产业发展最快的地区之一。伴随着国内集成电路的发展，对集成电路设计相关人员的需求也日益增加，正是在这种压力驱动下，政府从“十五”计划开始大力发展我国的集成电路设计产业。

在20世纪末21世纪初，国内集成电路设计相关课程都是在研究生阶段开设，本科阶段很少涉及。不仅是因为其难度相对本科生较难接受，而且集成电路设计人员的需求在我国还未进入爆发期。我国的集成电路发展总体滞后国外先进国家的发展水平。进入21世纪后，我国的集成电路发展迅速，集成电路设计需求剧增。[1]为了适应社会发展的需要，同时也为更好地推进我国集成电路设计的发展，国家开始加大力度推广集成电路设计相关课程的本科教学工作。经过十年多的发展，集成电路设计的本科教学取得了较大的成果，较好地推进了集成电路设计行业的发展，但凸显出的问题也日益明显。本文将以已有的集成电路设计本科教学经验为基础，结合对相关院校集成电路设计本科教学的调研，详细分析集成电路设计的本科教学现状，并以此为基础探索集成电路设计本科教学的改革。

一、集成电路设计本科教学存在的主要问题

在政府的大力扶持下，自“十五”计划开始，国内的集成电路设计本科教学开始走向正轨。从最初的少数几个重点高校到后来众多相关院校纷纷设置了集成电路设计本科专业并开设了相关的教学内容。近几年本科学历的集成电路设计人员数量逐渐增加，经历本科教学后的本科生无论是选择就业还是选择继续深造，都对国内集成电路设计人员紧缺的现状起到了一定的缓解作用。但从企业和相关院校的反馈来看，目前国内集成电路设计方向的本科教学仍然存在很多问题，教学质量有待进一步提高，教学手段需做相应调整，教学内容应更多地适应现阶段产业界发展需求。其主要存在以下几方面问题。

首先，课程设置及课程内容不合理，导致学生学习热情降低。现阶段，对于集成电路设计，国内的多数院校在本科阶段主要开设有如下课程：“固体物理”、“晶体管理”、“模拟集成电路设计”和“数字集成电路设计”（各校命名方式可能有所不同）等。固体物理和晶体管原理是方向基础课程，理论性较强，公式推导较多，同时对学生的数学基础要求比较高。一方面，复杂的理论分析和繁琐的公式推导严重降低了本科生的学习兴趣，尤其是对于很多总体水平相对较差的学生。而另外一方面，较强的数学基础要求又进一步打击学生的学习积极性。另外，还有一些高等院校在设置课程教学时间上也存在很多问题。例如：有些高等院校将“固体物理”课程和“半导体器件物理”课程放在同一个学期进行教学，对于学生来说，没有固体物理的基础就直接进入“晶体管原理”课程的学习会让学生很长一段时间都难以进入状态，将极大打击学生的学习兴趣，从而直接导致学生厌学甚至放弃相关方向的学习。而这两门课是集成电路设计的专业基础课，集成电路设计的重点课程“模拟集成电路设计”和“数字集成电路设计”课程的学习需要这两门课的相关知识作为基础，如果前面的基础没有打好，很难想象学生如何进行后续相关专业知识的的学习，从而直接导致学业的荒废。

其次，学生实验教学量较少，学生动手能力差。随着IC产业的发展，集成电路设计技术中电子设计自动化（Electronic design automatic，EDA）无论是在工业界还是学术界都已经成为必备的基础手段，一系列的设计方法学的研究成果在其中得以体现并在产品设计过程中发挥作用。因此，作为集成电路设计方向的本科生，无论是选择就业还是选择继续深造，熟悉并掌握一些常用的集成电路设计EDA工具是必备的本领，也是促进工作和学习的重要方式。为了推进EDA工具的使用，很多EDA公司有专门的大学计划，高校购买相关软件的价格相对便宜得多。国家在推进IC产业发展方面也投入了大量的资金，现在也有很多高等院校已经具备购买相关集成电路设计软件的条件，但学生的实际使用情况却喜忧参半。有些高校在培养学生动手能力方面确实下足功夫，学生有公用机房可以自由上机，只要有兴趣学生可以利用课余时间摸索各种EDA软件的使用，这对他们以后的工作和学习奠定了很好的基础。但仍然还有很多高校难以实现软件使用的最大化，购买的软件主要供学生实验课上使用，平时学生很少使用，实验课上学到的一点知识大都是教师填鸭式灌输进去的，学生没有经过自己的摸索，毕业后实验课上学到的知识已经忘得差不多了，在后续的工作或学习中再用到相关工具时还得从头再来学习。动手能力差在学生择业时成为一个很大的不足。[2]

再者，理工分科紊乱，属性不一致。集成电路设计方向从专业内容及专业性质上分应该属于工科性质，但很多高校在专业划分时却将该专业划归理科专业。这就使得很多学生在就业时遇到问题。很多招聘单位一看是理科就片面认为是偏理论的内容，从而让很多学生错失了进一步就业的好机会。而这样的结果直接导致后面报考该专业的学生越来越少，最后只能靠调剂维持正常教学。其实，很多高校即使是理科性质的集成电路设计方向学习的课程和内容，与工科性质的集成电路设计方向是基本一致的，只是定位属性不一致，结果却大相径庭。

二、改革措施

鉴于目前国内集成电路设计方向的本科教学现状，可以从以下几个方面改进，从而更好地推进集成电路设计的本科教学。

1.增加实验教学量

现阶段的集成电路本科教学中实验教学量太少，以“模拟集成电路设计”课程为例，多媒体教学量40个学时但实验教学仅8个学时。相对于40个学时的理论学习内容，8个学时的实验教学远远不能满足学生学以致用或将理论融入实践的需求。40个学时的理论课囊括了单级预算放大器、全差分运算放大器、多级级联运算放大器、基准电压源电流源电路、开关电路等多种电路结构，而8个学时的实验课除去1至2学时的工具学习，留给学生电路设计的课时量太少。

在本科阶段就教会学生使用各种常用EDA软件，对于增加学生的就业及继续深造机会是非常必要的。一方面，现在社会的竞争是非常激烈的，很少有单位愿意招收入职后还要花比较长的时间专门充电的新员工，能够一入职就工作那是最好不过的。另一方面，实验对于学生来说比纯理论的学习更容易接受，而且实验过程除了可以增加学生的动手操作能力，同样会深化学生对已有理论知识的理解。因此，在实践教学工作中，增加本科教学的实验教学量可以有效促进教学和增进学生学习兴趣。

2.降低理论课难度尤其是复杂的公式推导

“教师的任务是授之以渔，而不是授之以鱼”，这句话对于集成电路设计专业老师来说恰如其分。对于相同的电路结构，任何一个电路参数的变化都可能会导致电路性能发生翻天覆地的变化。在国际国内，每年都会有数百个新电路结构专利产生，而这些电路的设计人员多是研究生或以上学历人员，几乎没有一个新的电路结构是由本科生提出的。

对于本科生来说，他们只是刚刚涉足集成电路设计产业，学习的内容是最基础的集成电路相关理论知识、电路结构及特点。在创新方面对他们没有过多的要求，因此他们不需要非常深刻地理解电路的各种公式尤其是复杂的公式及公式推导，其学习重点应该是掌握基础的电路结构、电路分析基本方法等，而不是纠结于电路各性能参数的推导。例如，对于集成电路设计专业的本科必修课程――“固体物理”和“晶体管原理”，冗长的公式及繁琐的推导极大地削弱了学生的学习兴趣，同时对于专业知识的理解也没有太多的益处。[3]另外，从专业需要方面出发，对于集成电路设计者来说更多的是需要学生掌握各种半导体器件的基本工作原理及特性，而并非是具体的公式。因此，减少理论教学中繁琐的公式推导，转而侧重于基本原理及特性的物理意义的介绍，对于学生来说更加容易接受，也有益于之后“模拟集成电路”、“数字集成电路”的教学。

3.增加就业相关基础知识含量

从集成电路设计专业进入本科教学后的近十年间本科生就业情况看，集成电路设计专业的本科生毕业后直接从事集成电路设计方向相关工作的非常少，多数选择继续深造或改行另谋生路。这方面的原因除了因为本科生在基本知识储备方面还不能达到集成电路设计人员的要求外，更主要的原因是随着国家对集成电路的大力扶持，现在开设集成电路设计相关专业的高等院校越来越多，很多都是具有研究生办学能力的高校，也就是说有更多的更高层次的集成电路设计人才在竞争相对原本就不是很多的集成电路设计岗位。

另外一方面，集成电路的版图、集成电路的工艺以及集成电路的测试等方面也都是与集成电路设计相关的工作，而且这些岗位相对于集成电路设计岗位来说对电路设计知识的要求要低很多。而从事集成电路版图、集成电路工艺或集成电路测试相关工作若干年的知识积累将极大地有利于其由相关岗位跳槽至集成电路设计的相关岗位。因此，从长期的发展目标考虑，集成电路设计专业本科毕业生从事版图、工艺、测试相关方向的工作可能更有竞争力，也更为符合本科生知识储备及长期发展的需求。这就对集成电路设计的本科教学内容提出了更多的要求。为了能更好地贴近学生就业，在集成电路设计的本科教学内容方面，教师应该更多地侧重于基本的电路版图知识、硅片工艺流程、芯片测试等相关内容的教学。

三、结论

集成电路产业是我国的新兴战略性产业，是国民经济和社会信息化的重要基础。大力推进集成电路产业的发展，必须强化集成电路设计在国内的本科教学质量和水平，而国内的集成电路设计本科教学还处在孕育发展的崭新阶段，它是适应现代IC产业发展及本科就业形势的，但目前还存在很多问题亟待解决。本文从已有的教学经验及调研情况做了一些分析，但这远没有涉及集成电路设计专业本科教学的方方面面。不过，可以预测，在国家大力扶持下，在相关教师及学生的共同努力下，我国的集成电路设计本科教学定会逐步走向成熟，更加完善。

参考文献：

[1]王为庆.高职高专《Protel电路设计》教学改革思路探索[J].考试周刊,2011,(23).

篇5

关键词：集成电路设计企业；成本核算

中图分类号：F23 文献标识码：A

收录日期：2015年8月30日

一、前言

集成电路的整个产业链包括三大部分，即集成电路设计、生产制造和封装及测试。由于集成电路行业在我国起步晚，目前最尖端的集成电路企业几乎全被外资垄断，因此国家从改革开放以来，逐年加大集成电路产业的投入。近年来，我国的集成电路企业飞速发展，规模逐年扩大。根据中国半导体行业协会统计，2015年第一季度中国集成电路产业销售额为685.5亿元。其中，IC设计销售额为225.1亿元，生产制造业销售额为184.9亿元，封装测试销售额为275.5亿元。作为集成电路产业的IC设计得到国家的大力鼓励发展，以期望由IC设计带动整个中国的集成电路产业。我国的集成电路企业主要分布在长三角、珠三角、京津地区和西部的重庆、西安和武汉等。其中，长三角地区集中了全国约55%的集成电路制造企业、80%的集成电路封装测试企业和近50%的集成电路设计企业，该区域已经形成了包括集成电路的研发、设计、芯片制造、封装测试及其相关配套支撑等在内的完整产业链条。

集成电路行业是一个高投入、高产出和高风险的行业，动辄几十亿元甚至几百亿元的投入才能建成一条完整的生产线。国务院在2000年就开始下发文件鼓励软件和集成电路企业发展，从政策法规方面，鼓励资金、人才等资源向集成电路企业倾斜；2010年和2012年更是联合国家税务总局下发文件对集成电路企业进行税收优惠激励，2013年国家发改委等五部门联合下发了发改高技[2013]234号文，凡是符合认定的集成电路设计的企业均可以享受10%的所得税优惠政策。因此，对于这样一个高投入、高技术、高速发展的产业，国家又大力支持的产业，做好成本核算是非常必要的。长期以来，集成电路设计企业由于行业面较窄，又属于高投入、复杂程度不断提高的行业，成本核算一直没有一个明确的核算方法。

二、集成电路设计生产流程

集成电路设计企业是一个新型行业的研发设计企业，跟常规企业的工作流程有很大区别，如下图1。（图1）集成电路设计企业在收到客户的产品设计要求后，根据产品需求进行IC设计和绘图，设计过程中需要选择相应的晶圆材料，以便满足设计需求。设计完成后需要把设计图纸制造成光刻掩膜版作为芯片生产的母版，在IC生产环节，通过光刻掩膜版在晶圆上生产出所设计的芯片产品。生产完成后进入下一环节封装，由专业的封装企业对所生产的芯片进行封装，然后测试相关芯片产品的参数和性能是否达到设计要求，初步测试完成后，把芯片产品返回集成电路设计企业，由设计企业按照相关标准进行出厂前的测试和检验，最后合格的芯片将会发给客户。

对于集成电路设计企业来说，整个集成电路生产流程都需要全方位介入，每个环节都要跟踪，以便设计的产品能符合要求，一旦一个环节出了问题，例如合格率下降、封装不符合要求等，设计的芯片可能要全部报废，无法返工处理，这将会对集成电路设计企业带来很大损失。

三、成本核算方法比较

传统企业的成本核算方法一般有下面几种：

（一）品种法：核算产品成本的品种法是以产品的品种为成本计算对象，归集费用，计算产品成本的一种方法。品种法一般适用于大量大批单步骤生产类型的企业，如发电、采掘等企业。在这种类型的企业中，由于产品的工艺流程不能间断，没有必要也不可能划分生产步骤计算产品成本，只能以产品品种作为成本计算对象。

品种法除广泛应用于单步骤生产类型的企业外，对于大量大批多步骤生产类型的企业或者车间，如果其生产规模小，或者按流水线组织生产，或者从原材料投入到产品产出的全过程是集中封闭式的生产，管理上不要求按照生产步骤计算产品成本，也可以采用品种法计算成本，如小型水泥厂、砖瓦厂、化肥厂、铸造厂和小型造纸厂等。

按照产品品种计算成本，是产品成本计算最基础、最一般的要求。不论什么组织方式的制造企业，不论什么生产类型的产品，也不论成本管理要求如何，最终都必须按照产品品种计算出产品成本。因此，品种法是最基本的成本计算方法。

（二）分批法：分批法亦称订单法，它是以产品的批别（或订单）为计算对象归集费用并计算产品成本法的一种方法。分批法一般适用于单件小批生产类型的企业，如船舶、重型机械制造企业以及精密仪器、专用设备生产企业。对于新产品的试制，工业性修理作业和辅助生产的工具模具制造等，也可以采用分批法计算成本。在单件小批生产类型企业中，通常根据用户的订单组织产品生产，生产何种产品，每批产品的批量大小以及完工时间，均要根据需求单位加以确定。同时，也要考虑订单的具体情况，并结合企业的生产负荷程度合理组织产品的批次及批量。

（三）分步法：分布法是以产品的品种及其所经过的生产步骤作为成本计算对象，归集生产费用，计算各种产品成本及其各步骤成本的一种方法。分布法主要适用于大量大批复杂生产的企业，如纺织、冶金、造纸等大批量、多步骤生产类型的企业。例如，钢铁企业可分为炼铁、炼钢、轧钢等生产步骤。在这种企业里，其生产过程是由若干个在技术上可以间断的生产步骤组成的，每个生产步骤除了生产出半成品（最后步骤为产品）外，还有一些处于加工阶段的在产品。已经生产出来的半成品及可以用于下一生产步骤的再加工，也可以对外销售。

（四）作业成本法：作业成本法是一个以作业为基础的管理信息系统。它以作业为中心，作业的划分从产品设计开始，到物料供应；从工艺流程的各个环节、总装、质检到发运销售全过程，通过对作业及作业成本的确认计量，最终计算出相对准确的产品成本。同时，经过对所有与产品相关联作业的跟踪，消除不增值作业，优化作业链和价值链，增加需求者价值，提供有用信息，促进最大限度的节约，提高决策、计划、控制能力，以最终达到提高企业竞争力和获利能力，增加企业价值的目的。

由于集成电路设计企业的特殊生产工艺流程，集成电路设计企业的主要生产和封装、测试都是在第三方厂家进行，分批法、分步法和作业成本法都不太适合作为集成电路设计企业的成本核算方法，所以品种法将作为集成电路设计企业的基础成本核算方法。

四、IC产品的品种法

品种法作为一种传统的成本核算方法，在集成电路设计企业里是十分实用的。由于集成电路设计企业的生产流程比较特殊，产品从材料到生产、封装、测试，最后回到集成电路设计企业都是在第三方厂商进行，每一个环节的成本费用无法及时掌握，IC产品又有其特殊性，每种产品在生产过程中，不仅依赖于设计图纸，而且依赖于代工的工艺水平，每个批次的合格率并不尽相同，其成品率通常只有在该种产品的所有生产批次全部回到设计企业并通过质量的合格测试入库时才能准确得出，然而设计企业的产品并不是一次性全部生产出来，一般需要若干个批次，或许几十上百个批次加工，在最后几个批次返回设计企业时，早期的许多批次产品早已经发给客户使用了，因此集成电路设计企业的按品种进行成本核算应该是有一定预期的品种法，即需要提前预估该种产品的成品率或废品率，尽量准确核算每一个IC产品的成本。

五、结语

集成电路设计是个技术发展、技术更新非常迅速的行业，IC设计企业要在这个竞争非常激烈的行业站住脚跟或者有更好的发展，就必须紧密把握市场的变化趋势，不断的进行技术创新、改进技术或工艺，及时调整市场需求的产品设计方向，持续不断的通过科学合理的成本控制手段，从技术上和成本上建立竞争优势；同时，充分利用国家对于集成电路产业的优惠政策，特别是对集成电路设计企业的优惠政策，加大重大项目和新兴产业IC芯片应用的研发和投资力度；合理利用中国高等院校、科研院所在集成电路、电子信息领域的研究资源和技术，实现产学研相结合的发展思路，缩短项目的研发周期；通过各种途径加强企业的成本控制手段，来达到提高中国IC设计企业整体竞争实力，扩大市场份额。

主要参考文献：

[1]中国半导体行业协会.cn.

篇6

关键词：无刷直流电动机 反电势 DSP

中图分类号：TM33 文献标识码：A 文章编号：1007-9416（2014）05-0177-02

随着微机控制技术的发展，特别是以单片微机及数字信号处理器DSP为控制核心的微机控制技术的迅速发展，现代调速系统已进入到全数字化的调速系统时代。根据调速系统方案在MPLAB系统开发平台上运用汇编语言对电机进行反电动势过零检测法编程、调试，实现无刷直流电动机的数字控制。

1 关于电机参数的计算

1.1 调节计算

由于驱动系统在采集低速下感应电动势困难，电动机在低于800转/分时相电压难以测量，运行很不稳定，通过试验把最低转速定为800转/分。

电动机为5对磁极，电角度每转一周，即机械角度每转72度进行一次速度计算更新，所以速度调节周期要略大于速度计算周期，争取达到速度计算更新与速度调节同步。本试验设置速度调节周期为15ms。电流比例调节为每0.0001s一次，与电机频率相同。

1.2 感应电动势的计算

每次PWM时基中断以后对参考电流与三相电压采样一次，通过A/D转换转变成数字。由于在过零点的左右两侧符号不同，可以直接检测不通电相与三相电压和的差值，如果符号变化则说明经过了过零点。这样我们可以直接用3倍的感应电动势减去三相电压和。

1.3 滤除换相干扰

换相瞬间会产生电磁干扰，此时检测相电压会产生较大误差。又因为换相后感应电动势不会立即进入过零点，所以一般会延迟1-2个PWM周期，延迟后再进行过零检测。

由于刚换流时B相绕组反电势为负值，因此绕组中性点相对于负极N的电压超过直流母线电压的2/3，比换流前的/2要增大很多，B相绕组电流会随着自身反电势减小和相电压增大而加快衰减，特别是转速较高时B相绕组电流的衰减将会非常迅速。C相绕组具有较大的反相电压，因此绕组电流会增长很快，但增大的速度会随着B相绕组反电势的减小而减小。A相绕组相电压首先因中性点电压上升而减小，相电流也会因此减小。但随着B相绕组反电势减小，A相相电压又不断回升，A相绕组电流减小得到抑制并又回升，等到B相电流衰减到0时，B相绕组没有电流续流二极管关断，中性点电压恢复到/2的水平，并且A相和C相绕组电流大小相等，这时控制又进入两相斩波导通状态[1]。

1.4 换相时刻计算及其补偿

延迟时间的估算：通过电角度转过一周所用的PWM周期数除以12得到转过电角度所用的平均时间，以这个时间作为下一转六个过零点与相应的换相点之间的延迟时间。

反电势法必然存在转子位置检测误差Δθ，并最终影响无刷电机换流角（用γ1表示）。而且，由于相电压中往往含有大量干扰信号，影响电压比较器的正常工作，因此需要用无源滤波器对相电压或端电压信号进行深度滤波。随着电机工作频率的变化，滤波器的相移也会变化并影响无刷电机换流角，用γ2表示。则总的换流角γ=γ1+γ2。通常γ为负值，表示超前换流[2]。

在本试验中，通过示波器观测并与一些经验补偿角度对照，得出以下补偿角度的表格[3]。

1.5 电动机的启动

本试验采用预定位启动。

启动时先对任意两相通电，使起转到换相临界点，通过延迟1s等待电动机停止震荡。延迟后立即换相，使电动机转动。

根据动力学方程

解得电动机转一转所需的时间为：

这里延迟时间的初值设定为4.8ms。

由于无刷直流电动机在启动时电流大约是额定电流的4.5倍，所以应避免启动电流过大，如要限制启动电流大小，本试验采用改变端电压大小的软件方法限定占空比，使启动电流不超过预先设定值。假设直流母线电压作用于定子电枢绕组的时间为两相功率管导通时间，那么在忽略电枢电阻压降情况下直流母线电压主要作用于电枢电感，其公式为：

因此，如果限制定子电枢电流最大值等于允许采样电流最大值（小于启动电流值），那么可以由式（3）得到电机启动时直流母线电压占空比最大值。

根据式（4）和PWM开关周期可以确定电机零速启动时最大占空比。

这里本试验初始启动限制占空比设定为29.89%。

2 程序框图

主程序如（图1）所示。

3 结语

探讨了反电动势过零检测法补偿，通过试验观测波形针对补偿，提高了换相点精度。根据反电动势过零检测法原理，利用软件测量法替代了硬件比较电路，节约了成本，提高了系统的可靠性。

参考文献

[1]谢宝昌，任永德.电动机的DSP控制技术及其应用.北京：北京航空航天大学出版社，2005

篇7

关键词：实践能力培养；电路分析；教学模式改革；民办院校

作者简介：王二萍（1980-），女，河南郑州人，黄河科技学院信息工程学院，讲师；张洋洋（1982-），男，河南洛阳人，黄河科技学院信息工程学院，副教授。（河南 郑州 450006）

基金项目：本文系河南省教育厅人文科学研究项目（项目编号：2013-GH-190）、黄河科技学院教育教学改革研究项目（项目编号：JM2012007）的研究成果。

中图分类号：G642.0 文献标识码：A 文章编号：1007-0079（2013）36-0124-02

课程改革是教学工作的落脚点，是大学教学改革过程中的一项重要内容，它是实现大学人才培养目标的知识框架体系。人才培养的规格和模式最终需要通过课程体系的构建和教学来实现。任何一所名牌高校的课程设置，往往都有自己鲜明的特色，民办三本院校要想保有自己的特色，就必须从课程改革做起。“电路分析”课程是黄河科技学院（以下简称“我校”）电类各专业的重要技术基础课程，该课程的教学效果直接影响电类各专业后续课程的进行，进而影响着人才培养目标落实的程度。

“电路分析”是研究电路及其规律的一门学科，是电类各专业的重要技术基础课程，[1]在我校面向电子信息工程、通信工程、测控技术与仪器和光电信息工程等专业开设，计划学时为84，理论讲授学时为64，实验学时为20。“电路分析”课程不仅是电类各专业学习后继课程的基础，也直接为解决电工电子工程中的实际问题服务，具有基础科学和技术科学的二重性，这种二重性决定了“电路分析”在电类各专业学生知识结构中的重要地位，在人才培养过程中起着十分重要的作用。[2]

一、现行“电路分析”教学中存在的问题

现行的“电路分析”课程体系是学科性体系，注重科学化、理论化，分立元件电路系统，在这个体系下实施的课程教学往往只能讲到器件、电路，对电路系统的应用基本不涉及。目前，该课程教学基本能满足人才培养的需求，但对提高学生创新能力、适应快速发展的社会需求方面尚显不足，[3]主要表现为几个方面。

1.培养实践能力的目标不明确

随着市场经济的建立和发展，社会对人才的要求发生了深刻的变化，高等工程教育也正在以注重专业教学和技能培养转向普遍的工程基础教育和智力开发。显然，过去那种重理论、轻实践的教学方法是适应不了这种新形势的。一个最现实的现象就可以说明这个问题。例如，虽然相关的理论知识是学过了，很多学生在实验中遇到电路问题仍然是无从下手，只能急于问老师。另外，现有的学时分配是理论64学时，实验20学时，共84学时。教材内容多，总体学时少，与实验教学内容联系又不够紧凑，使教师对教材的处理及指导实践过程的难度加大。这些充分说明应该从教学计划、教学内容、教学方法等各方面做深入细致的分析，研究出相应的对策以改变现状。

2.课程内容体系重全面但细节不够突出

现行的“电路分析”课程采用的教材是邱关源主编，罗先觉修订的《电路（第五版）》，该教材内容体系的完整性好，系统性强，力求概括现代电路理论的方方面面。但正是这种完整性凸显了该教材在知识点细节的处理上无法很深入，对于我校三本类的学生，使用该教材学习“电路分析”稍显吃力。

3.教学方法和教学手段单一

目前主要是板书，这种授课方式虽然节奏适中，使学生有时间理解、吸收知识，有很大的思考、练习及讨论空间。但也存在一些缺点：不形象、不直观、教学面窄，这样就会使学生普遍感觉该课程知识枯燥难懂，缺乏学习兴趣和自主性，导致学生理论知识基础差，实践动手能力不足，自主分析问题、解决问题的能力欠缺，这与我校“应用型人才”的培养宗旨和本专业人才培养目标有一定差距。

4.“电路分析”课程在专业课程体系中的重要性没有充分体现出来

“电路分析”是电子信息工程、通信工程、测控技术与仪器和光电信息工程专业的核心骨干课，本课程提供了上述专业后续专业基础课的主要分析方法和逻辑思维能力的培养。如果本课程掌握不好，将会影响整个专业的最后培养效果，因而其影响之大，作用之广是显而易见的，所以急待改革。

以上表明，现行的课程内容及教学方式和方法已不能适应现代电子、通信等专业的发展要求，也不符合民办三本院校重应用能力培养的办学宗旨。由此教学内容与实际学时分配、教学内容与学生专业需求的矛盾都急剧突显，迫切需要对“电路分析”课程体系、内容以及教学方法进行改革。

二、教学模式改革进行的内容

“电路分析”是电类专业的重要技术基础课。其任务是：通过本课程的教学，使学生掌握电路的基本理论知识、基本分析计算方法和基本实验技能，为学习后续课程打好基础。按过去的教学大纲要求，理论教学64学时，实践教学20学时，为适应新的形势，修订教学大纲，调整教学计划和教学内容，改进教学方法势在必行。

1.改革“电路分析”理论教学内容体系，服务重实践的整体目标

现行教材内容体系较全面，为了兼顾各类高等学校强电和弱电类各专业的需要，内容涉及面很广 。其中除了讲解电路理论中必备的相关知识如线性电阻电路的静态分析、含线性动态元件的电路的动态分析、一般非线性电路的分析等，还涉及到与各种专业接轨的内容。这种局面就导致为了面面俱到而在重点内容上有失细致。对于黄河科技学院三本类的学生来说，基础知识原本就相对薄弱，使用这样“注重全面，有失细节”的教材，如果老师授课时又没有把握好对具体内容的处理方式，那么最终很容易造成老师疲于教授理论，学生疲于应付，该掌握的基础应用知识也没能掌握，当然也无法在实践环节中“学以致用”。因此，当务之急必须对教学内容体系进行改革，根据民办三本院校学生接受的标准，并本着为实践服务的宗旨对“电路分析”的理论教学内容进行合理的取舍。

2.改革“电路分析”实践教学环节，突出对基本实践应用能力的培养，激发学生的创新意识

“电路实验”是“电路分析”课程教学过程必不可缺的环节，同时也是电子技术实验、课程设计、毕业设计等实践性教学环节的基础课程。在实际教学中，普遍存在着两种倾向：一种是把实验看成是理论教学的补充，内容往往只是验证性实验，学生只是简单记录数据；另一种则过于强调综合设计性实验和培养创新能力，而忽略教师的引导以及基础技能的训练，反而影响对后续实践环节的学习。通常开设“电路实验”课程时，学生一般刚刚接触到专业基础课，缺乏系统的电子电路知识和基本的动手实验能力，更缺乏活跃的设计思维能力，不足以进行大型综合性的实验。[4]为了使电路实验达到提高动手能力，培养理论指导实践的能力和创新能力的教学目标，同时为提高实验教学质量，很有必要对电路实验的教学方案、内容和方法进行改革尝试。

3.改革教学方法和教学手段，使之成为贯彻新教改理念的最佳授课方式

教学方法和教学手段都是为教学内容服务的。纯粹板书授课不形象、不直观、教学面窄，这样就会使学生普遍感觉该课程知识枯燥难懂，缺乏学习兴趣和自主性。最终导致学生理论知识基础差，实践动手能力不足，自主分析问题、解决问题的能力欠缺。所以也需要充分利用现代化的教学设备和手段，如通过电视、投影、教学模型等教具来进行形象化教学，以加速学生对问题的理解，提高教学效果。

不仅理论教学需要引入现代计算机技术的优秀成果来丰富教学内容，提高学生学习本课程的积极性、主动性，实验教学中也可以考虑采用相应的电路仿真软件，如Matlab、Multisim、Pspice等，来实现电路实验的分析、设计和仿真。

4.改革“电路分析”课程的教学计划，突出其专业基础课的核心地位

“电路分析”现有的授课总学时只有84，理论64，实验20，虽然为了突出应用能力的培养可以对一部分内容进行压缩或删简，但是作为这门课程的核心，电路分析的方法必须让学生透彻掌握，所以理论教学只有64学时仍然显得捉襟见肘。在实验教学部分仅有20学时只能勉强安排验证性实验，没有安排仿真性和设计性实验的空间，对于这方面能力的培养就无法实现。所以很有必要对“电路分析”现有的教学计划进行调整，对教学大纲和教学内容同步改革。根据新的教学计划和教学内容的安排，“电路分析”总学时应该改为100学时。理论学时需要在原有基础上增加10学时，增加的学时重点放在强化线性电阻电路的分析方法、动态电路的分析方法、正弦稳态电路的分析方法上面，力求让学生通过本课程理论内容的学习能够掌握分析一般实际电路的问题的能力。为了把提高学生动手实践能力和实际应用能力落到实处，根据新的实验内容的安排，实验学时应该增加6学时，主要用来进行仿真性实验。

5.改革考核方法，重点考查实践应用能力

“电路分析”课程教学重在培养学生分析问题、解决问题的能力，[5]而技能考试更能考查出学生实际操作动手能力、对理论的理解状况和掌握程度。为此在原有基础上把仿真性和设计性实验项目也纳入到考核范围，即减少理论课成绩比例，加重实践课成绩比例，将学生从大量记忆公式中解放出来：平时成绩占10%，实验成绩10%，综合技能成绩20%，考试卷面成绩60%。

三、结语

目前，我国工业化发展迅速，社会对工程技术人才需求的巨大缺口和大学生职业素质差导致就业难的阶段性矛盾日益突出。对于三本类民办院校来说，人才培养的主要目标是强化实践应用能力的培养，提高学生实践能力和创新能力，以适应社会发展需要。上述教学模式改革的设计过程已经经过多位电类课程教学方面的专家讨论，一致认为这一改革过程有助于实践能力的培养。

参考文献：

[1]郑君里，龚绍文.电路原理课程改革之路[J].电气电子教学学报，

2007，29（3）：1-7.

[2]龚绍文，郑君里，于歆杰.电路课程的历史、现状和前景[J].电气电子教学学报，2011，33（6）：5-12.

[3]朱桂萍，陆文娟，刘秀成，等.“电路原理”课程教学改革的理念与实践[J].电气电子教学学报，2012，（1）：1-8.

篇8

关键词：版图设计；九天EDA系统；D触发器

Full-Custom Layout Design Based on the Platform

of Zeni EDA System

YANG Yi-zhong , XIE Guang-jun, Dai Cong-yin

（Dept. of Applied Physics, Hefei University of Technology, Hefei 230009, China）

Abstract: Layout of D flip-flop based on some basic units such as inverter has been designed by using platform of Zeni EDA software system produced by China Integrated Circuit Design Center, adopting 0.6um Si-gate CMOS process, following a full-custom IC design flow of back-end, i.e. the construction of basic cell libraries, placement & routing and then layout verification, which is used for data collection unit. Layout design technique about elementary logic gate of digital circuit has been discussed in detail. The layout has been used in an IC. The result shows that design using Zeni EDA software system satisfies design requirement exactly.

Key words: layout design; Zeni EDA system; D flip-flop

1引言

集成电路（Integrated Circuit，IC）把成千上万的电子元件包括晶体管、电阻、电容甚至电感集成在一个微小的芯片上。集成电路版图设计的合理与否、正确与否直接影响到集成电路产品的最终性能[1]。目前，集成电路版图设计的EDA （ Electronic Design Automation）工具较多，但主流的集成电路版图设计的EDA工具价格昂贵，而我国自主开发的九天EDA系统，具有很高的性价比，为我们提供了理想的集成电路设计工具。

2基本概念

2.1 版图

版图是将三维的立体结构转换为二维平面上的几何图形的设计过程，是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。它包括了电路尺寸、各层拓扑定义等器件的相关物理信息，是设计者交付给代工厂的最终输出。

2.2 版图设计

它将电路设计中的每一个元器件包括晶体管、电阻、电容等以及它们之间的连线转换成集成电路制造所需要的版图信息。主要包括图形划分、版图规划、布局布线及压缩等步骤[2]。版图设计是实现集成电路制造的必不可少的环节，它不仅关系到集成电路的功能是否正确，而且会在一定程度上影响集成电路的性能、面积、成本与功耗及可靠性等[3]。版图设计是集成电路从设计走向制造的桥梁。

2.3 集成电路版图实现方法

集成电路版图实现方法可以分为全定制（Full-Custom）设计和半定制（Semi-Custom）设计[4]。半定制设计方法包括门阵列设计方法、门海设计方法、标准单元设计方法、积木块设计方法及可编程逻辑器件设计方法等。全定制设计方法是利用人机交互图形系统，由版图设计人员从每一个半导体器件的图形、尺寸开始设计，直至整个版图的布局和布线。全定制设计的特点是针对每一个元件进行电路参数和版图参数的优化，可以得到最佳的性能以及最小的芯片尺寸，有利于提高集成度和降低生产成本。随着设计自动化的不断进步，全定制设计所占比例逐年下降[5]。

3九天EDA系统简介

华大电子推广的应用的九天EDA系统是我国自主研发的大规模集成电路设计EDA工具，与国际上主流EDA系统兼容，支持百万门级的集成电路设计规模，可进行国际通用的标准数据格式转换，它已经在商业化的集成电路设计公司以及东南大学等国内二十多所高校中得到了应用，特别是在模拟和高速集成电路的设计中发挥了作用，成功开发出了许多实用的集成电路芯片[6]。其主要包括下面几个部分[7]：ZeniSE（ Schematic Editor）原理图编辑工具，它可以进行EDIF格式转换，支持第三方的Spice仿真嵌入； ） ZeniPDT （ Physical Design Tool）版图编辑工具；它能提供多层次、多视窗、多单元的版图编辑功能，同时能够支持百万门规模的版图编辑操作；ZeniVERI （ Physical Design Verification Tools）版图验证工具它可以进行几何设计规则检查（DRC） 、电学规则检查（ ERC） 及逻辑图网表和版图网表比较（LVS）等。

版图设计用到的工具模块是ZeniPDT，它具备层次化编辑和在线设计规则检查能力，并提供标准数据写出接口。其设计流程如图1所示[8]，

4设计实例

任何一个CMOS数字电路系统都是由一些基本的逻辑单元（非门、与非门、或非门等）组成，而基本单元版图的设计是基于晶体管级的电路图设计的。因而在版图设计中，主要涉及到如何设计掩膜版的形状、如何排列晶体管、接触孔的位置的安排以及信号引线的位置安排等。以下以一个用于数据采集的D触发器为例进行设计。

4.1 D触发器电路图及工作原理

D触发器电路图，如图2所示，此电路图是通过九天EDA系统工具的ZSE模块构建的，其基本工作原理是：首先设置CLB=1。当时钟信号CLK=0时，DATA信号通过导通的TG1进入主寄存器单元，从寄存器由于TG4的导通而形成闭合环路，锁存原来的信号，维持输出信号不变。当CLK从0跳变到1时，主寄存器单元由于TG2的导通而形成闭合回路，锁存住上半拍输入的DATA信号，这个信号同时又通过TG3经一个与非门和一个反相器到达Q端输出。当CLK再从1跳变到0时，D触发器又进入输入信号并锁存原来的输出状态。对于记忆单元有时必须进行设置，电路中的CLB信号就担当了触发器置0 的任务。当CLB=0时，两个与非门的输出被强制置到1，不论时钟处于0还是1，输出端Q均被置为0。

4.2 D触发器子单元版图设计

图2所示的D触发器由五个反相器、两个与非门、两个传输门和两个钟控反相器组成。选择适当的逻辑门单元版图，用这些单元模块构成D触发器。

对于全定制的集成电路版图设计，需要工作平台，包括设计硬件、设计使用的EDA软件以及版图设计的工艺文件和规则文件。此D触发器的设计硬件是一台SUN Ultra10工作站，设计软件是九天EDA系统，采用0.6um硅栅CMOS工艺。

CMOS反相器是数字电路中最基本单元，由一对互补的MOS管组成。上面为PMOS管（负载管），下面为NMOS管（驱动管）。由反相器电路的逻辑“非”功能可以扩展出“与非”、“或非”等基本逻辑电路，进而得到各种组合逻辑电路和时序逻辑电路。

在电路图中，各器件端点之间所画的线表示连线，可以用两条线的简单交叉来表示。但对于具体的物理版图设计，必须关心不同连线层之间物理上的相互关系。在硅CMOS工艺中，不能把N型和 P型扩散区直接连接。因此，在物理结构上必须有一种实现简单的漏极之间的连接方法。例如，在物理版图中至少需要一条连线和两个接触孔。这条连线通常采用金属线。可得如图3（a）所示的反相器的局部的符号电路版图。同理，可以通过金属线和接触孔制作MOS管源端连接到电源VDD和地VSS的简单连线，如图3（b）所示。电源线和地线通常采用金属线，栅极连接可以用简单的多晶硅条制作。图3（c）给出了最后的符号电路版图。

通过九天版图设计工具绘制的反相器版图如图4所示。其他基本单元的版图可依此建立。

4.3 D触发器版图设计

先建立一个名为DFF的库，然后把建立的各个单元版图保存在DFF库中，同时在库中建立名为dff的新单元。调用各子单元，并进行相应D触发器的版图布局，接着就是单元间的连线。主要用到的层是金属1、金属2和多晶硅进行连接布线。接触孔是用来连接有源区和金属1，通孔用来连接金属1和金属2，多晶硅和多晶硅以及相同层金属之间可以直接连接。版图设计完成后，再利用版图验证工具ZeniVERI对该版图进行了版图验证。最后，经过验证后D触发器的版图如图5所示。

5结语

在分析CMOS 0.6um设计规则和工艺文件后，采用九天EDA系统，以D触发器为例进行了版图设计。实践表明，九天EDA系统工具具有很好的界面和处理能力。该版图已用于相关芯片的设计中，设计的D触发器完全符合设计要求。

参考文献

[1] Chen A, Chen V, Hsu C. Statistical multi-objective optimization and its application to IC layout design for E-tests[C]. 2007 International Symposium on Semiconductor Manufacturing, ISSM - Conference Proceedings, 2007, 138-141.

[2] 程未, 冯勇建, 杨涵. 集成电路版图（layout） 设计方法与实例[J]. 现代电子技术, 2003, 26 （3） : 75-78.

[3] 王兆勇, 胡子阳, 郑杨. 自动布局布线及验证研究[J]. 微处理机, 2008,1:3132.

[4] 王志功, 景为平. 集成电路设计技术与工具[M]. 南京:东南大学出版社, 2007:6-11.

[5] Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic. 周润德译. 数字集成电路――电路、系统与设计（第二版）[M], 北京:电子工业出版社, 2006, 48-51.

[6] 易茂祥, 毛剑波, 杨明武等. 基于华大EDA软件的实验教学研究[J]. 实验科学与技术, 2006, 5:71-72.

[7] China Integrated Circuit Design Center. Zeni Manual Version 3.2, 2004.

[8] 施敏, 徐晨. 基于九天EDA系统的集成电路版图设计[J]. 南通工学院学报（自然科学版） , 2004, 3 （4）:101-103.

篇9

关键词:低功耗;SoC;CMOS;功耗估计;

The Application of Low-Power Methods in SoC Design

Abstract: SOC design occupies an important position in IC design market. The low-power design is an important part in SoC design process. This paper firstly gives a comprehensive analysis of the composed of CMOS circuit power consumption and the related theory of power estimation, then analyzes the SoC low-power design theory of various design levels in detail.

Keywords: low-power,SoC,CMOS,power estimation

1引言

随着工艺水平的不断发展,集成电路设计已经进入超深亚微米(Deep Sub-Micron,DSM)和纳米的SoC时代,设计规模越来越大,单一SoC芯片的集成度已经达到了上亿门。在之前的集成电路设计中,设计者首要关心的芯片性能往往是面积与速度,然后才是功耗。到了深亚微米阶段,功耗设计在芯片设计中所占的比重开始上升到与面积和速度同等重要的程度,设计人员需从功耗、性能和成本三者之间取得折衷。据统计数据分析,目前市场上的一些功能强大的微处理器芯片功耗可达100-150 W,平均功耗密度可达50-75 W/cm2。而芯片上某些热点(hot spots)的功耗更是数倍于这一数值。功耗问题的重要性在便携式数码产品芯片的设计中显现的尤为突出。便携式产品要求重量轻、电池续航时间长,而电池技术发展不能跟上这一要求,这就间接使芯片的低功耗设计面临更严峻的挑战。

2集成电路功耗组成

对SoC芯片进行低功耗设计,首先必须从各个方面弄清集成电路的功耗组成,然后采用适当的方法,有针对性地对设计从系统方案到物理版图各个设计阶段进行低功耗分析。由于在当前芯片设计制造中,CMOS电路仍然占据主要位置,以下将从CMOS电路的特点入手讨论数字集成电路的功耗组成。

2.1 功耗组成

SoC中的功耗大致可分为三个部分,即处理器功耗、通讯功耗以及存储器功耗。处理器功耗和通讯功耗又可统称为逻辑电路功耗。

CMOS逻辑电路功耗主要有两部分组成,即动态功耗与静态功耗。动态功耗是指当芯片处于激活(active)状态时,也即信号发生跳变时的功耗;静态功耗是指芯片处于未激活状态或者说没有信号的跳变时的功耗。

2.2 动态功耗

在CMOS电路中,动态功耗主要由交流开关功耗和直流开关功耗两部分组成。交流开关功耗又称为负载电容功耗,是指电路对负载电容充放电形成电流所引起的功耗;直流开关功耗又称短路功耗,是指输出电压变化时由PMOS管和NMOS管在同一时间导通产生的瞬态电流所引起的功耗。

2.2.1 交流开关功耗

交流开关功耗由门的输出电容充放电形成,是CMOS电路动态功耗的首要来源。以CMOS反相器为例,设电源电压为Vdd,输出端负载电容为CL。当输入信号电平分别由高向低或由低向高转换时,对应输出端情况分别为Vdd对电容CL的充放电,从而形成了交流开关功耗,如图1所示。交流开关功耗表示如下。

PD =αCLfVdd2

式中,α为节点的翻转概率,f为电路时钟频率。

2.2.2 直流开关功耗

由于在实际电路中,输入信号的跳变过程总是需要一定的时间,因此当输入电压落到VTn和Vdd-|VTp|的区间内时(VTn和VTp 分别为NMOS管和PMOS管的阈值电压),两管会同时处于导通状态,从而在电源与地之间产生了一条电流通路。由此短路电流产生的功耗就叫做直流开关功耗,也称为短路功耗,如图2所示。

2.3 静态功耗

静态功耗主要是指泄漏电流所引起的功耗,又称泄漏功耗。CMOS电路中主要存在有四种泄漏电流:亚阈值泄漏电流(IDS)、栅泄漏电流(IGATE)、门栅感应漏极泄漏电流(IGIDL)以及反偏结泄漏电流(IREV)。芯片的静态功耗就是由总的泄漏电流引起的功耗之和。可表示为:

Pleakage =Vdd*(IDS +IGATE +IGIDL +IREV)

短路功耗和静态泄漏功耗在深亚微米工艺下占总功耗的比例很小,基本达到可以忽略的程度,此时开关功耗是主要因素。然而,随着工艺技术发展到纳米工艺水平时,泄漏电流造成的功耗将会大大地增加,在某些65 nm工艺中,泄漏电流大小已经达到接近动态电流的水平。

2.4 存储器功耗

存储器是SoC系统的重要组成部分。随着视频、音频等多媒体芯片上存储应用的迅速发展,存储系统功耗日益增加,已经成为SoC系统功耗的重要组成部分。由于在SoC系统设计中,要实现设计功能,往往需要对存储器频繁读写,这样势必会增加大量存储器系统功耗,因此,需要研究可行的设计方案来降低由于存储系统引起的功耗,以提高系统性能,保证系统能够稳定工作。

3低功耗设计方法及实现

在SoC芯片设计流程的各个阶段都需要进行低功耗设计的分析,并采用合适的方法进行低功耗设计。根据集成电路的设计流程由高到低具体包括体系结构级、电路级、寄存器传输(RTL)级以及门级与晶体管级设计。而在进行低功耗设计之前,则首先要进行功耗估计,从整体了解设计的功耗信息以及把握功耗优化的效果。

3.1 功耗估计技术

功耗估计技术是进行系统芯片功耗优化的重要环节,设计过程中如果没有对设计准确迅速的功耗估计,就无法把握所使用的功耗优化技术的效果,低功耗设计也就无从谈起。另外,通过功耗估计能尽早发现电路设计中存在的一些功耗问题,从而尽量避免可能出现的由功耗问题引起的重复设计。功耗估计的方法分为概率分析法和仿真分析法。

概率分析法可以快速估算功率,但精确度有限。目前使用较多的是基于矢量输入的动态仿真方法,即使用仿真工具利用综合或是布局布线阶段得到的门级网表进行动态仿真,得到电路的开关活动性信息,再进行反标,然后根据工艺库的数据从而得到具体功耗。利用动态仿真方法进行功耗分析的关键因素有两个:一是要能够提供合适的输入信号矢量;二是需要足够长的时间进行动态仿真以确保其覆盖率。

3.2 体系结构级设计

进行体系结构设计时,首先可以利用并行处理的技术,在不影响电路基本工作性能的基础上尽量降低其工作频率,从而大大降低功耗。其次,流水线技术也是降低功耗的重要途径之一。其核心思想就是将系统中相同或者相似的一系列操作通过时间上串行,空间上并行的方式实现,其时空图如图3所示。

本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文

图中以五级流水线为例,运算总共分成完成时间近似相等的五个步骤,和之前相比,路径长度缩短为原来的,这样,在一个时钟周期t内,充放电电容变为原来的。因此,在相同的电路速度下,可以采用较低的电源电压来驱动系统工作,从而降低了系统功耗。

3.3 电路级设计

通常在SoC电路设计中往往会包含较多的总线,而总线一般都会给电路带来长连线、大电阻和大负载等效应。由此引起的功耗约占总功耗的15%～20%以至更高,因此电路总线的低功耗设计技术也成为SoC设计重点考虑的问题之一。目前比较成熟的总线低功耗设计技术是减摆幅设计Vswing 。定义输出电压高电平为,那么跳变功耗表示如下:

Ps =AVCVswing f

由此可见,降低Vswing 可以达到降低功耗的目的。

另外,电荷再循环总线结构(Charge Recycling Bus)是另外一种降低总线功耗的技术,它把整个电势差分成几等份,利用总线各数据位电容上存储的电荷电势的变化来传输数据,其本质上也是利用了减摆幅技术。

3.4 RTL级设计

3.4.1门控时钟设计

门控时钟是一种应用较为广泛的低功耗设计技术。它是通过减少电路中冗余状态翻转,即让一些暂时不工作的单元处于非触发状态,当需要这些单元工作时,再用使能信号进行触发。借助门控时钟插入技术可以减小由于不必要的时钟跳变而产生的动态功耗。如图4所示,使用控制信号en来完成门控。门控后的时钟信号gclk送到寄存器中。这样,当en为“0”时,该时钟被关掉;en为“1”时,clk被传送给gclk,寄存器正常工作。

在实际的设计过程中,可以借助DC中Power Compiler工具中的相关命令,实现门控单元的插入。

3.4.2 操作数隔离

操作数隔离主要是针对系统中的算术、逻辑运算模块进行低功耗设计,其核心思想是增加额外的数据选择器,通过控制选择器的使能端,在不需要进行算术以及逻辑运算时,使这些模块的输入保持为“0”,从而不让操作数进来,输出结果不会翻转;而如果需要进行这方面的运算时,再将它们打开。

如图5所示为利用操作数隔离设计一个简单加法器的例子。当系统不需要加法运算的时候,adder_en信号为“0”,则加法器的两个输入端都保持“0”,其输出不会发生任何翻转,不会产生动态功耗,而如果需要进行加法运算时,adder_en变成“1”,数据端a,b信号被送入加法器进行加法运算。

3.4.3 存储器分块访问

一个系统中往往需要引入片上存储器,用来存储特定的指令集或运算的中间结果,而片上存储器的加入则会引起功耗的增加。如前所述,SoC设计中存储器带来的功耗已经越来越不容忽视,必须采用适当的设计方法降低存储器的功耗。

存储器分块访问方法是指根据电路中存储器的工作情况,将系统所需要的一定容量的存储器分成相同容量大小的两块或多块,然后通过适当的片选译码实时决定哪片存储器处于工作状态。当然,利用这一方法降低功耗的同时也会不可避免的增加芯片的面积,因此设计中要权衡考虑。

3.5 门级与晶体管级设计

门级与晶体管级是在芯片功耗、性能之间进行折中的最直接的设计层次。在门级设计阶段,主要方法是将节点翻转率比较高的逻辑门合并到复杂的门电路中,从而降低节点的等效电容,以达到降低功耗的目的。另外,逻辑门驱动能力大小的选择也会影响到功耗,一般尽量选择节点电容较小的逻辑门以降低功耗,但这样做也可能会对电路的时序产生相应影响。

晶体管级设计阶段,一般采取先进的制造工艺来降低功耗。比如,采用更小的晶体管特征尺寸使电路负载电容减小,从而使电路的开关功耗随之减小。另外还可以采用低阈值电压器件降低功耗,由于高阈值电压可以有效地减少电路的亚阈值漏电流功耗,减小阈值电压会导致静态功耗呈指数级增加。因此,可以在电路的非关键路径上采用高阈值电压的逻辑器件,在关键路径上采用低阈值电压器件以取得电路性能和功耗的折中。

4 总结

随着工艺的发展,芯片集成度的规模与日俱增,单一SoC芯片的功耗也逐渐达到让人难以接受的

(下转第46页)

程度。功耗问题在深亚微米及纳米工艺条件下系统设计中的瓶颈效应日益加剧,低功耗设计也成为新一代SoC设计方法学的重要内容。低功耗设计贯穿于SoC设计的各个层次中,从最顶层的体系架构设计到最底层的晶体管级设计,都有低功耗设计思想的体现。

参考文献

[1] Keating M, Flynn D, Aitken R,et al. Low power Methodology Manual for System-on-Chip Design [M]. NewYork: Springer, 2007: 34-38.

[2] Emnett F, Biegel M. Power Reduction Through RTL Clock Gating [R]. SNUG Conference, San Jose, 1999.

[3] Mehra R, Rabaey J. Behavioral Level Power Estimation and Exploration. In Proc. Int. Workshop Low Power Design, Napa Valley, CA, Apr. 1994, Piscataway, NJ, IEEE press 1994: 197-202.

[4] Rabaey J M. Low Power Design Essentials [M]. NewYork: Springer, 2009: 55-58

篇10

关键词：EDA；数字电路课程设计；多功能数字钟

1.EDA技术[1]

EDA技术即电子设计自动化技术，英文全称Electronic Design Automation，它是以功能强大的计算机为工具，在EDA软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动完成逻辑编译、简化、分割、综合、布局布线及逻辑优化、仿真测试的电子产品自动化设计过程。

利用EDA技术进行电子系统的设计，具有以下几个特点：

（1）用软件的方式设计硬件，且用软件的方式设计的系统到硬件系统的转换是由相关的开发软件自动完成的；

（2）设计过程可用相关软件进行各种仿真；

（3）系统可现场编程，在线升级；

（4）整个系统可以集成在一个芯片上，具有体积小、功耗低及可靠性高的特点。

2.用EDA技术改进数字电路课程设计的必要性

数字电路课程设计是建立在数字电子技术基础上的一门综合实践性课程[2]，有利于培养学生的系统综合能力和创新能力，对提高办学档次，满足社会对高素质人才的需求，培养学生对未来社会的适应能力都是受益匪浅的。通过这一课程的学习，学生能够熟练地利用EDA技术掌握较复杂数字系统的设计方法，进一步增强学生分析问题、解决问题的能力，充分挖崛和激发学生的创新潜能。

目前在数字电路实践教学中，大部分学校仍然采用中小规模的集成电路来实现设计功能，当设计的系统比较复杂，需要多个集成芯片和大量连线时，就增加了设计电路板的难度和故障调试难度，延长了设计周期，降低了学生的学习兴趣；同时，常用中小规模集成芯片的大量重复使用也大大增加了设计成本；因此，在数字电路课程设计中引入EDA技术，采用当前国际先进的设计方法和理念，改革传统的课程设计方法，已经成为一种趋势[3]。用中小规模集成电路设计的数字系统存在以上诸多缺点，而运用EDA技术、可编程逻辑器件设计数字系统就成为行之有效的方法。这种设计方法从系统总体要求出发，自上而下地将设计细化，将功能具体化、模块化；直到最低层的模块适合用硬件描述语言或原理图描述为止，最后形成数字系统的顶层文件；再经EDA软件的自动处理而完成设计。

QuartusII是Altera公司的第四代EDA开发软件，此软件提供了一种与结构无关的全集成化环境，将设计、综合、布局和布线、系统的验证都整合到一个无缝的环境中，使设计者能方便地对Altera公司的PLD系列产品进行设计输入、快速处理和器件编程。是应用广泛的EDA开发软件之一。CPLD/FPGA通称为可编程逻辑器件，其中FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程逻辑器件的基础上进一步发展的产物。目前，QuartusII开发软件和CPLD/FPGA器件作为EDA开发工具被越来越广泛的应用到大型数字系统的设计中。

3. EDA技术在数字电路课程设计中的应用

多功能数字电子钟的设计是数字电路设计中的一个典型应用，用中小规模集成电路实现时，用到的器件较多，连线比较复杂，可靠性差。下面就以基于ALTERA公司的FPGA器件CycloneII240C8芯片和QuartusII9.0EDA开发系统进行多功能数字钟的设计为例来介绍数字电路系统的一般设计方法。运用此种方法进行课程设计时，需要先掌握QuartusII软件开发环境的使用和硬件描述语言VHDL语言的编程，掌握相关CPLD/FPGA实验开发系统的使用。

（一）数字钟的设计要求

（1）具有时，分，秒计数显示功能，以24小时循环计时，由6个7段共阴极数码管显示；

（2）能够通过手动按键实现清零和调节小时、分钟功能；

（3）具有整点报时功能，当时钟计数为59’51”、59’53”、59’55”、59’57”时，扬声器发出频率为1024Hz的声音，在59’59”即到整点时，扬声器发出最后一声整点报时，频率为4096Hz。

（4）用VHDL语言来完成上述电路功能的软件设计和软件仿真，仿真结果正确后，在实验系统上进行由硬件电路的下载和调试。

（二）数字钟的设计方案

多功能数字钟电路的系统结构框图如图1所示，由系统时钟、控制电路、秒计数器、分计数器、小时计数器、译码器、显示器和扬声器组成；控制电路负责控制计数器计时、校时和扬声器报时，译码器将各计数器输出的BCD码计数值转换成七段码送到显示器，显示器显示时、分、秒计时结果。

介于所使用的实验系统中有现成的译码器和显示器部分硬件电路，故只对图1所示控制电路和时、分、秒计数器模块进行软件设计，由VHDL语言编写源代码来实现。

（三）数字钟的实现

在设计过程中采用层次化设计方法进行设计，编写源程序，为了简化设计把控制计时和调时部分功能放到计数模块中，报时部分专门用一个模块，故将数字钟的实现分成秒、分、时三个计数模块和一个报时模块构成，报时模块同时完成对报时输入信号的分频。

通过系统分析论证后，在QuartusII9.0环境下，用VHDL硬件编程语言编写数字钟的报时模块、秒计数模块、分计数模块和时计数模块源代码，即分别对应alert.vhd、second.vhd、minute.vhd、hour.vhd文本文件，对这四个模块分别进行编译、综合和仿真测试无误后，生成这四个模块的符号图，最后通过原理图连接的方式把以上各模块生成的图形符号连在一起形成顶层的原理图，实现多功能的数字钟。下面给出通过原理图的形式所设计的顶层原理图如图2所示，顶层设计文件为clock.bdf，顶层实体图如图3所示，当然也可以通过元件例化语句来生成顶层实体。

（四）功能仿真与下载

以上各个模块设计好以后，都可以利用软件进行仿真，得到正确的功能仿真结果后，在顶层的设计中调用各功能模块，完成顶层原理图或实体的设计，最后针对顶层的实体再进行功能仿真，仿真结果如图4所示，从仿真结果的部分截图中可以得到该数字钟能够实现正常计时的功能。

仿真正确后，选定好所选用的实验系统的配置芯片，锁定引脚，完成引脚配置，重新进行编译综合后，即可生成下载文件clock.sof，将此文件下载到选定的目标芯片，接上器件，完成整个系统的设计。经过在杭州康芯电子有限公司生产的GW48EDA/SOPC实验开发系统下载验证，该设计完全符合数字钟的功能要求。

4.结束语

通过将EDA技术应用于数字电路课程设计提升了学生对数字电路的认识，在设计过程中可以预先进行仿真，仿真有误可以修改设计，在这个过程中不必搭接电路，做到有错就随时修改，不用担心设计实验失败的风险。通过EDA技术不仅可以很好地锻炼学生的综合设计开发能力和动手能力，从而激发他们的学习兴趣，还可以大大节约数字电路课程设计实验的成本，提高设计效率，培养了他们解决问题的综合能力，因此，使用EDA技术必将是数字电路实践课程改革的新动向。

参考文献

[1] 潘松，黄继业. EDA技术实用教程.北京：科学出版社，2010.