集成电路设计方案范文

导语：如何才能写好一篇集成电路设计方案，这就需要搜集整理更多的资料和文献，欢迎阅读由公务员之家整理的十篇范文，供你借鉴。

篇1

在整个交通监控系统当中比较重要的即为控制中心，其是整个系统的核心内容。监控中心由多方面组成，其中包括计算机系统、不间断电源系统，在此基础上还包括闭路电视监视控制设备，同时还有比较重要的投影设备等。在一定程度上，监控中心属于一个信息交流平台，其在运行的过程中主要依赖于局域网，通过局域网之间的信息交流，能够将视频，在此基础上还有数据，同时还包括语音信息等方面相互连接配合，就此提高监控的工作效率[1]。监控中心具有一定的扩展性，并且交通监控系统中的计算机系统能够进行高强度工作运行，通常情况下，其可以连续运行24h左右。在交通监控系统当中，除了比较重要的监控中心以外，监控外场设备也是不可或缺的一部分，监控外场设备主要由车辆检测器、外场摄像机，在此基础上还有气象监测器，同时还包括比较重要的可变情报板等方面组成。监控外场设备主要是通过对高速公路的实际路况进行实时监控，对路况信息进行实时采集整理，就此交通监控系统中的控制中心与监控外场设备进行相互配合，此外，还使用了风速风向的监测器，对这些设备进行了统一的管理与维护。表1系通风环境检测设施配置的数量表。

2收费系统

一般来说，高速公路交通机电工程系统中，收费回收的方式非常多，并且收费系统最常使用的方法如下所示：收费车道—车辆收费站—各种车辆通行的收费中心-车辆通行结算中心系统等4个计算机设备，所有这些设备的使用都是通过安装特定的收费系统实施的。不同的站点使用的网络能够相互连接，从而形成一个系统化的网络体系。其中，收费车道主要功能是对各种收费信息进行采集，再通过计算机网络将信息传输到收费站，收费站再将信息发送给指定的运营机构。在车辆收费中心位置处，按照不同车辆型号以及车辆行驶的里程、路段进行分割式的计算，最终能够得出不同路段应该收取的费用，最后，将要收取的费用全部传输到数据库当中，最后将所有的费用全部交给运行中心进行管理，按照最终的费用进行收取[2]。收费系统一般都要采取封闭式的收费系统，这种人工半自动的收费方式可以实现“人工判断、人工收费”的自动化处理方式，全部采用计算机进行管理，可以将电视监视系统全部关闭。应用IC卡作为收费的指标，出口按照车辆的行驶里程进行收费，直接在充值卡中扣除。此外，使用全自动的收费系统能够将不同地区的收费系统结合起来，而在新建设的高速公路收费站系统中，则要将ETC的相关设置保留下来[3]。

3高速公路机电工程方案建设前期需要准备的工作

3.1机电工程的设计方法

对于高速公路机电设计方案来说，其设计的合理行与科学性会直接影响到后期公路的建设质量，在以后的工作中起到的作用是非常大的，对于高速公路建设来说起到了模版参照作用，还能够为高速公路的建设提供合理依据，是公路建设前期的重点内容。在机电工程具体设计中，方案设计的资料收集、构思通常没有过多的时间，也得不到相应的重视。为此，在方案设计当中，必须要有一定的技术资源或者是资金优势，对于设计图纸的设计必须要科学绘制，必要时还可以与专业的科研单位合作，为以后的施工奠定基础[4]。

3.2机电工程的可行性研究

对于机电工程的开展来说，其方案设计的合理性对公路运行有着非常重要的作用，是信息化的标准与重要的载体。在初期设计阶段，机电工程就显示出了非常重要的作用，但是项目能否可行，则要进行更深入的研究与分析。在项目的可行性研究过程中，整个项目都是研究的重点，在工程的各个阶段都起到了非常大的作用。为此，做好方案的可行性研究是机电工程设计方案能够合理的关键。

3.3机电工程招标工作的具体开展过程

机电工程招标工作的开展必须要遵循国家的相关规定，必须要合理、科学的开展项目招标工作，使各项工作能够合理、规范[5]。其中，工程的考核是衡量施工资质以及实力的关键，同时也是重要途径。在进行招标过程中，要时刻关注国家的相关政策规定，以对项目招标进行适当的调整，为以后的工程开展提供必要的保障。

4高速公路机电工程方案建设的重点内容

4.1要能够按照国家的建设方案实施

机电工程方案建设的重点非常多，其中，方案建设能够按照相关程序执行是重点，方案建设所需要的合同文本、招标书以及各种文件审批标准、评审的报考条件等都是国家建设方案实施的重点。只要严格按照国家的相关政策执行各项工作才能使建设方案的实施符合国家规范。

4.2严格贯彻国家的相关法律、法规

4.2.1对机电工程方案建设的程序进行合理选择与贯彻方案建设的重点是程序的合理选择与贯彻，方案必须要能够按照规定的程序执行，设计才能够更加合理、科学。方案需要的相关文件、合同书、联合设计书必须要能够进行合理的审批与报批。4.2.2认真贯彻国家的相关法律、法规首先要严格执行合同管理制度。在机电工程的设计方案中，方案的管理是重点，而能否按照相关法律与法规进行执行更是重点，必须要能够按照签订的中标合同书以及评价报告文本中的要求来执行各项内容。在建设方案执行过程中，必须要能够按照合同文本办理各项事项。其次，要严格执行项目的监理制度。一般，项目监理制度的遵守要能够通过透明度高的招标完成，并要从符合文件条件并符合管理制度中的方案中选择，还要做好设计单位的选择与利用，共同为机电工程方案设计提供依据。

4.3高速公路的机电工程通讯系统设计

对于高速公路的机电系统设计来说，系统中的各种先进的功能与设备是工程方案设计的重点。其中，通讯系统是其中最为关键的一个系统，在管理的监测中心使用电缆或者是其他的设备将通信点连接上能够实现通讯系统的良好运行，还要将这些不同的点连接到控制电话的中心以及数据中心，实现信息的传输与共享[7]。

4.4高速公路的机电工程监控系统

监控系统通常由两部分组成，一种是闭合的电视，一种是计算机系统，还配备着二级管理机构。具体见图1所示。图1机电工程计算机监控中心图1中的监控中心分为3个等级，一级是计算机、一级是分中心计算机、还有一种是外场设备，其核心是微处理中心。监控的面积必须要有非常大的影响力才能有空间安装监控设备，在对交通路况进行监控的同时，还能够对车辆是否存在作弊最出正确的判断。这种先进的监控方式非常方便，并且科学性非常高，能够在不同的高速路段使用。不仅能够应用到高速公路中，还能够应用到桥梁、隧道、收费站等地点。

5结语

篇2

数字集成电路低功耗优化设计

随着科技的不断发展和进步，在集成电路领域当中，数字集成电路的增长速度飞快，在各种新技术的应用之下，集成电路系统的集成度和复杂度也有了很大的提升。对着移动设备、便携设备的广泛应用，使得数字集成电路面临着越来越严峻的功耗问题。因此，在数字集成电路的未来发展当中，低功耗优化设计已经成为一个主要的发展趋势，在数字集成电路的工艺制造、电路设计等方面，都发挥着巨大的作用。

一、低功耗优化设计的方法和技术

对于可移动、便携式的数字系统来说，功耗具有很大的作用。因此在设计数字电路的时候，应当分析其功耗问题。在设计数字集成电路的过程中，要对功耗、面积、性能等加以考虑。而在这些方面，存在着相互关联和约束的关系。因此，在对数字电路性能加以满足的前提下，对设计方案和技术进行选择，从而实现低功耗优化设计。具体来说，应当平衡性能、面积、功耗方面的关系，防止发生浪费的情况。对专用集成电路进行高效应用，对结构和算法进行优化，同时对工艺和器件进行改进。

二、数字集成电路的低功耗优化设计

1、门级

在数字集成电路的低功耗优化设计中，门级低功耗优化设计技术具有较为重要的作用，其中包含着很多不同的技术，例如路径平衡、时许调整、管脚置换、们尺寸优化、公因子提取、单元映射等。其中，单元映射是在设计电路中，在逻辑单元、门级网表之间，进行合理的布局布线。公因子提取法能够对逻辑深度进行降低、对电路翻转进行减小、对逻辑网络进行简化从而降低功耗。路径平衡则是针对不同路径的延迟时间，对其进行改变，从而降低功耗。

2、系统级

系统级低功耗优化设计当中，主要包括了软硬件划分、功耗管理、指令优化等技术。其中，软硬件划分主要是对硬件和软件在抽象描述的监督，对其电路逻辑功能加以实现，通过对方案的综合对比，选择低功耗优化设计方案。功耗管理是针对电路设计不同的工作模式，将空闲模块挂起，从而降低功耗。而指令优化则包含指令压缩、指令编码优化、指令集提取等，通过对读取速度、密度的提升，使功耗得到降低。

3、版图级

在版图级低功耗优化设计中，需要对互联、器件等同时进行优化，对着集成电路工艺的发展，器件尺寸的减小，功耗也就自然降低。同时由于具有更快的开关速度，因此可以根基不同情况，在电路设计中选择合适的器件进行优化。而对于系统来说，互联作为连接器件的导线，对于系统性能也有着很大的影响。在信号布线的过程中，可以增加关键、时钟、地、电源等信号以及高活动性信号的横截面，从而降低功耗和延时。

4、算法级

在算法级低功耗优化设计当中，需要对速度、面积、功耗等约束条件加以考虑，从而对电路体系编码、结构等进行优化。在通常情况下，为了提升电路质量、降低电路功耗，会采用提高速度、增加面积等方法来实现。算法级低功耗优化设计与门级、寄存器传输级不同，这两者都是对电路的基本结构首先进行确定，然后对电路结构再进行低功耗优化调整。在算法级低功耗优化设计当中，主要包括并行结构、流水线、总线编码、预计算等技术。

5、电路级

在电路级低功耗优化设计中，NMOS管阵列构成的PDN完成了逻辑功能，其中只需要少量额晶体管，具有较快的开关速度，同时由于具有较低的负载电容，不存在短路电流。在电源与第之间，没有电流通路，因此不会产生静态功耗，对于总体功耗的降低有着很大的帮助。同时，在应用的异步电路当中，在稳定状态时，输入信号才会翻转，从而避免了输入信号之间的竞争冒险，也避免了功耗浪费。

6、工艺级

在工艺级低功耗优化设计中，主要包括按比例缩小、封装等技术。随着技术的发展，系统拥有了更高的集成度，器件尺寸得以减小、电容得以降低，在芯片之间，通信量也有所下降，因此功耗也能够得到有效的控制。其中主要包括了互连线、晶体管的按比例缩小。芯片应当进行封装，充分与外界相隔离，从而避免外界杂质造成腐蚀，降低其电气性能。而在封装过程中，对于芯片功耗有着很大的影响。通过合理的进行封装，能够更好的进行散热，从而是功耗得到降低。

7、寄存器传输级

在设计数字集成电路的过程中，寄存器传输级是一种同步数字电路的抽象模型，根据存储器、寄存器、总线、组合逻辑装置等逻辑单元之间数字信号的流动所建立的。在当前的数字设计中，工作流程是寄存器传输级上的主要设计，根据寄存器传输级的描述，逻辑综合工具对低级别的电路描述进行构建。在寄存器传输级的低功耗优化设计当中，主要包括了门控时钟、存储器分块访问、操作数隔离、操作数变形、寄存器传输级代码优化等方法。

随着科技的不断发展，在当前社会中，越来越多的移动设备和便携设备出现在人们的生活中，因此，数字集成电路也正在得到更加广泛的应用。而在电路设计当中，功耗问题始终是一个较为重点的问题，因此，应当对数字集成电路进行低功耗优化设计，从而降低电路功耗，提升电路效率。

参考文献：

[1]桑红石，张志，袁雅婧，陈鹏.数字集成电路物理设计阶段的低功耗技术.微电子学与计算机，2011（04）.

[2]邓芳明，何怡刚，张朝龙，冯伟，吴可汗.低功耗全数字电容式传感器接口电路设计.仪器仪表学报，2014（05）.

篇3

关键词： 微电子学专业微电子技术课程教学改革

在当今的信息时代，微电子学的应用已经深入国民经济的各个领域。微电子技术的发展需要大量的多种多样的人才，既需要设计和制造的人才，又需要科研和教学的人才，也需要管理和市场开发等方面的人才。因此，微电子学专业与其他专业一样要培养高素质的专门人才，在业务素质方面，要培养出既具有扎实的理论基础又具有很强的技术意识和技术能力的人才，培养出具有微电子背景的理工科复合型专业人才，以适应现代化建设和社会发展的需求。

一、课程现状

由于受传统办学模式的影响很深，学生的学习能力、适应环境的能力还不强。

1.课程设置和教学内容在一定程度上脱离实际需要。许多课程的内容和实施计划与其他本科专业有相当的雷同，这对基础相对薄弱的学校学生来说可谓是难上加难，导致掌握的基础知识不坚实。

2.工程教育的非工程化现象严重，学生能力的培养与当前电子技术实际需要的技能结合不紧密；教学内容重复，层次不分明，衔接不科学，注重每门课程理论体系的完整性，但轻视课程之间的横向联系。

3.重视教材的编写，轻视专业建设和课程的开发。

4.授课方式单一，重视教师的主导作用，轻视学生学习的主动性、自主性，实施“以讲为主”的教学方法仍然偏重，不利于学生能力的培养。

5.实践性教学环节薄弱，许多学校对许多课程的教学实施手段与要求相距甚远。

二、教学内容的改革

1.微电子学专业的学生必须掌握电子线路的基本概念理论和方法，必须系统地学习电路分析基础、模拟电子技术基础和数字电子技术基础等电子线路的基础知识。但是这些基础课程与微电子专业课程的内容有许多重复之处，比如：《电子线路》教材中的内容与微电子学专业的《集成电路设计原理》等课程中的内容有许多重复。为了避免重复，需要有合理的开课时间安排，如《电子线路》课程应安排在《集成电路设计原理》之前，这样有利于合并课程中相互重叠的部分，既节约课时，又保证学生的系统学习。随着大规模集成电路和电子计算机的迅速发展，电子电路分析与设计方法发生了重大的变革，以电子计算机辅助分析与设计为基础的电子设计自动化技术已广泛应用于电子电路、集成电路与系统的设计之中，它改变了以定量估算和电路实验为基础的传统设计方法，成为现代电子系统设计中的关键技术之一，是必不可少的工具与手段。因此，微电子技术专业课程内容应该增加计算机辅助分析与设计，可以与集成电路课程紧密结合起来，以适应教学改革的需要。

2.加强计算机的训练与应用，EDA设计技术是微电子技术的重要技术之一，集成电路的整个设计过程都普遍使用计算机辅助或电子自动化设计技术的工具，以计算机为基础，因此培养的学生必须具有很强的计算机应用和电路开发能力。学生在本科四年学习过程中要结合不同时期的学习内容，不断地进行计算机训练。不仅在硬件方面，而且在软件方面，都要进行严格的训练。在学习《计算机基础》、《B语言》、《微机原理及应用》、《算法与数据结构》等计算机基础课程期间，要结合上机训练和编写基本的程序，使学生熟悉计算机的基本原理和基本软件的使用。同时，要不断地更新和补充教学内容，把最新的技术内容引入教学中，对学生进行培养训练。

三、教学方法的改革

工程性、系统性和适用性强是该课程的显著特点。大部分学生在学完这门课程后，只是了解了一些专业术语，掌握了一些基本原理及方法，但理论知识运用不够灵活，稍微复杂的电路图就看不懂了，也不会分析和调试电路，更谈不上设计和制作电路。长期以来，学生对这门课程的学习普遍感到比较吃力，甚至一些学生由于在学习该课程时产生了畏惧感，在以后的学习中凡是遇到跟模拟电路有关联的课程都不自觉地带有畏难情绪，从而影响了后续相关专业课程的学习，许多老师反映难教，教学效果比较差。所以必须对传统的教学手段进行改进。

1.授课。学生注意力的高低，是评判教学成功与否的一个重要指标。微电子技术课程知识点多、内容抽象，学习过程中困难大。传统的教学手段以板书和理论分析讲授为主。这样的教学过程，学生在学习时听起来、看起来枯燥乏味，注意力常常不集中，对于该课程中很多抽象的概念难以理解，讲课效率低下。而多媒体课件融图、文、声为一体，动静结合，把看、听、说、写、想结合在一起，图文并茂、视听结合，富有吸引力，能引起学生的无意注意，使学生的注意力稳定集中，可以更好地增强听课效果。教师交替使用几种授课方法可有效引导学生将注意力集中到教学中来，从而保证教学质量。

2.开展课堂讨论。把时间留给学生，充分调动学生的学习自主性在教学过程中，专门抽出时间留作课堂讨论，以学生独立自主学习为前提，以课外文献阅读为讨论内容，通过科研专题讨论的形式，为学生提供充分自由的表达、质疑、探究、讨论问题的机会，将自己所学知识应用于解决实际问题。这样可调动学生的积极性，促使他们自己去获取知识以及发现问题、提出问题、分析问题、解决问题，从而开发学生的智力，培养自学能力及创新能力。

3.实验和仿真。在集成电路设计及CAD技术教学内容中加入实践环节，在讲授理论知识的基础上增加VHDL模拟、电路模拟、器件模拟、工艺模拟的实验教学内容，充分利用学校的EDA实验资源，在实验中利用可视化的技术使原本抽象、实验难度大、成本高或无法演示的内容形象化、可视化，使复杂、枯燥的内容变得直观、有趣、容易理解，从而充分调动学生的积极性，增强实验效果，适时进行简练清晰的解说，给学生留下深刻的印象，使学习变得轻松而愉快，提高学生的学习兴趣，深化理论学习，为后续课程的学习和走上工作岗位打下坚实的基础。在集成电路制造工艺讲授过程中，尽可能地组织学生参观各类先进的半导体制作工艺相关实验室，提高学生对制作工艺的感性认识，培养学生以后从事微电子行业的兴趣。

随着计算机硬件的飞速进步和软件技术的迅猛发展，虚拟仿真技术成为当前流行的新型教学手段。传统的实验教学手段，由于实验室购置的设备和仪器，特别是微电子专业的实验设备价格高昂、操作复杂、容易损伤，同学们很难得到上机锻炼的机会。而使用基于虚拟仿真技术的教学方式，过程简单灵活，交互方式多样，结果直观明了，既能培养学生的动手能力和分析、综合能力，又能提高学习兴趣，激发学生的创造性。虚拟仿真技术在微电子专业教学中的应用主要体现在两个方面：一是在电路设计方面，基于电子设计自动化EDA技术实现对电子线路（包括集成电路与版图）的模拟仿真；二是在微电子工艺与器件方面，基于半导体工艺和器件的计算机辅助技术TCAD实现对微电子制造工艺和半导体器件结构及工作过程的仿真与演示。使用仿真软件所提供的强大功能，包括软件所具有的可升级性，在课堂和实验中通过软件设计微电子电路、工艺和器件，在屏幕上模拟其功能，可使教学概念清晰，内容生动，过程可视，还能够大幅节省实验设备的购置和维护费用，经济高效。

4.课程设计。课程设计可以培养学生综合分析、实际动手能力，同时能够培养学生独立解决问题、探索创新能力及组织所学知识的能力，更为重要的是这些设计能增加学生学习的趣味性。教师要组织带有研制产品意义的综合性应用课题，指导学生小组做设计。学生可以事先对自己的设计方案进行仿真研究，然后实施，从而节省设计时间，节约体力和精力。课程设计应激发学生的科研兴趣，活跃学生的思维，开阔学生的知识面，促进学生对所学知识的综合运用，培养学生独研究的能力，提升实验教学的整体质量和水平。例如以研制有新技术指标要求的集成温度传感器为课题，让学生首先利用计算机做电路综合、模拟调整、仿真、版图设计与验证并制备出掩模版，然后投片到芯片测试，根据测试结果分析问题，必要时返回进行第二次、第三次设计和投片。这个阶段要增加工艺制备实践的环节，注意工艺技术的培养。当然，要在毕业设计的有限时间中成功地研制出一个新的微电子产品是不大可能的，但是，把这种有创新意义的课题让学生去实践，对培养学生的创新能力会起很大的作用。

四、结语

目前，我国人才供求结构中存在着严重的“所供非所求，所教非所需”的不对称现象：一方面，我国对集成电路设计师的需求达几十万，人才缺口很大，另一方面，我国每年却有大批的大学生毕业后找不到工作，造成巨大的就业压力。要解决这一问题，高校教育要针对我国集成电路制造和设计人才缺乏的现状探索新型的高水平、复合型的集成电路人才培养模式，面向市场，及时了解微电子产业的人才需求情况，根据市场需要，及时调整教学体系，确定人才培养方向，探索新的教学模式，有效提高教学质量，培养适合时展需要的人才。

参考文献：

［1］倪振文，王俊年等.电子信息专业实践教学体系改革的研究［J］.实验室研究与探索，2004.

［2］黄翠柏.计算机仿真技术在电子技术教学中的应用［J］.中国科技信息，2011.

［3］张德时.信息技术环境下高校学生多元化学习模式研究［J］.中国成人教育，2011.

［4］汪慧兰.微电子技术课程设置与改革初探［J］.内蒙古电大学刊，2008.

篇4

在科学技术不断革新的今天，机械电子工程发展速度也在不断的加快，但是现阶段内，世界各个国家都没有明确定义机械电子工程，认识不够统一；主要原因有还早呢多，首先是机械电子工程有着较快的发展速度，涉及到诸多的领域学科；其次是如果对定义进行明确设定，那么就会在很大程度上限制到机械电子工程的发展。还有很多问题产生于电子工程发展中，如今其朝着高集成和大容量的方向发展，但是又在不断的减小体积，那么为了促使目标得到实现，就需要不断革新技术。要合理检验电子工程设计方案，仿真分析也是必须要进行的。对于设计人员来讲，需要充分考虑电子元件的工作环境，并且科学优化设计方案，研究电路性能；静电也会危害到电子工程的正常运行。因此，就需要将EDA技术应用到电子工程设计中，促使电子工程获得更好的发展。

2EDA技术概述

在机械工程电子工程设计中，必须要提的一种是EDA技术，它将编辑器件作为主要载体，能够实现大规模编程，而借助于硬件描述语言来进行编程。在应用EDA的过程中，需要将一系列的高科技工具给利用过来，如计算机等，主要目的就是适配编译和逻辑映射特定的目标芯片，以便促使有集成电子系统、专用集成芯片等生成。结合电子电路技术，逐渐发展起来了EDA技术，包括诸多个组成部件，如编译器、综合器、下载器和适配器等等。其中，综合器的功能是转换设计人员的设计文件，以便有系统门级电路描述形成，其主要发挥的是桥梁作用，有效连接了硬件和软件；适配器则是将最终的下载文件给生成出来，并且在指定的器件当中安排。如今，在机械电子工程设计中，核心技术就是EDA技术，原因主要是EDA技术将HDL高级语言给运用了过来，可以公开利用本语言，并且有着较为广泛的描述范围，可以在较大程度上帮助机械电子工程设计，设计人员也可以比较容易的进行后期修改和保存；并且，借助于本语言，还可以自动在线升级现有的设计方案。此外，EDA技术的自动化程度比较高，能够方便的完成仿真、纠错等工作。

3电子工程设计要点

3.1仿真分析

要为了验证分析机械电子工程设计方案的可行性，系统仿真和结构模拟是必不可少的，借助于仿真分析的科学进行，可以保证在日后的实践中顺利应用设计方案。而将EDA技术运用到仿真分析过程中，则可以从技术角度给予保障，可以将各个环节中的传递函数给利用起来，进行数学建模，对仿真系统进行构建之后，就可以较好的推广和使用机械电子工程系统设计方案，对设计人员提出的构思和理论进行验证，保证其是合理和可行的。在此基础上，借助于EDA技术完成了仿真分析之后，还可以分析各个电路的实际结构，同时分析电路结构的正确性和性能指标，量化分析过程。通过大量的实践研究表明，借助于这种仿真分析模式，在很大程度上提高了我国电子工程设计水平。

3.2优化设计

通过优化设计方案，可以保证更加稳定和可靠的应用电子元件，促使其容差和工作环境达到最优化。如果将传统的电子工程设计方法应用到实践过程中，就无法全面科学的检查分析实际容差和电子工程元件工作环境，无法全面勘查电子元件环境，容易有不同方面的漏洞出现于设计方案中，这样就无法保证电子元件的容差和工作环境温度符合相关要求。而将EDA技术运用过来，则可以有效优化设计方案，原因就在于其可以分析计算电子方案环境，依据获得的电子元件的环境温度等数值资料，来优化设计方案，只有这样，方可以保障其能够可靠安全的工作。

3.3对机械结构中的静电有效预防

结合设计方案，促使其功能需求得到满足的结构即为机械结构，如今，科学技术不断地革新，集成电路设计难度较高，且更加复杂，那么就需要科学防治静电。电子元件会在较大程度上受到静电的破坏作用，因为静电电厂会吸引周边电荷，从而对绝缘体造成破坏作用，在较大程度上降低电子元件敏感度，甚至还会烧毁集成电路，影响到电子产品的正常使用；因此，工作人员就需要科学防护静电，合理划分防静电工作区域，定期经常的清理操作空间，促使其清洁程度符合要求，这样静电发生概率方可以得到显著降低。为了更好的检测电子工程故障，需要有机结合智能故障检测和传统故障检测，互相配合和验证，增加电子技术方面的投入成本，促使电子工程检测技术水平得到提高，电子元件和电路也可以更好的适应环境。

4结语

篇5

关键词：EDA；自顶向下；VHDL；交通信号灯

中图分类号:TP311文献标识码：A 文章编号：1009-3044(2008)15-21050-04

Implementation of Traffic Signal Lights Based on VHDL

LUO Hai-tao

(School of Informatics,Guangdong University of Foreign Studies,Guangzhou 510420,China)

Abstract:EDA integrates the latest technologies of modern Electronics and Computer Science,its design adopts top down methodology,and hardware description language is used to design electronic circuit in EDA;VHDL becomes one of the most popular hardware description language because of its strong ability of modeling and syntheses.Designed traffic signal lights based on VHDL.

Key words:EDA(Electronics Design Automation);Top down;VHDL;Traffic Signal Lights

1 引言

硬件描述语言（HDL，Hardware Description Language）至今约有40余年的历史，现在已成功地应用于ASIC自动设计的模拟验证和综合优化等方面。其特点是借鉴高级语言的功能特性对电路的行为与结构进行高度抽象化、规范化的形式描述，并对设计进行不同层次，不同领域的模拟验证与综合优化等处理，使设计过程达到高度自由化。

VHDL语言全称是“超高速集成电路硬件描述语言”（Very High Speed Integrated Circuit Hardware Description Language），1982年被研发出来以。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言，并公布了VHDL的IEEE-1076版（87版）。1993年IEEE对VHDL进行修订，从更高的抽象层次和系统描述能力上扩展了VHDL的内容，公布了新的VHDL版本，即IEEE标准的1076-1993版本（93版）。VHDL语言描述能力强，覆盖了逻辑设计的诸多领域和层次，大大简化了硬件设计任务，提高设计的可靠性。基于VHDL语言的设计方法得到了广泛的应用，VHDL语言已成为硬件描述语言的工业标准。

2 EDA技术与VHDL语言

EDA 技术是90年代迅速发展起来的，是现代电子设计的最新技术潮流，是综合现代电子技术和计算机技术的最新研究成果，是从事电子线路设计与分析的一门技术，包括电子线路的设计、计算机模拟仿真和电路分析、印制电路板的自动化设计三个方面的内容。

进入21世纪后，EDA技术得到了更大的发展，突出表现在以下几个方面：(1)使电子设计成果以自主知识产权的方式得以明确表达和确认成为可能；(2)在仿真和设计两方面支持标准硬件描述语言的功能强大的EDA软件不断推出；(3)电子技术全方位纳入EDA领域；(4)EDA使得电子领域各学科的界限更加模糊，更加互为包容。传统的电子产品的设计必须经过设计方案的提出、电原理图设计、初步验证、样机制作、小批量试制、大批量生产等几个过程。对于电子产品设计工程师而言，必须保证理论设计、初步验证两个过程完全正确，才能按电路原理图绘制成电路板图，并进行进一步的生产。

传统的电子产品的设计通常采用自底向上(Bottom Up)电路设计方法，即首先根据系统对硬件的要求，写出详细的技术规格书，画出系统的控制流程图；其次，根据技术规格书和控制流程图，对系统功能进行细化，合理划分功能模块，画出系统的功能框图；然后，对各个功能模块进行细化和电路设计；最后，将各个功能模块的硬件电路连接起来再进行系统地调试，最后完成整个系统的硬件设计。手工设计方法的缺点是：(1)复杂电路的设计、调试十分困难；(2)如果某一过程存在错误，查找和修改十分不便；(3)设计过程中产生大量文档，不易管理；(4)对于集成电路设计而言，设计实现过程与具体生产工艺直接相关，因此可移植性差；(5)只有在设计出样机或生产出芯片后才能进行实测。

基于EDA技术的设计则采用自顶向下的设计方法。

(1)采用可以完全独立于目标器件芯片物理结构的硬件描述语言，在系统的基本功能或行为级上对设计的产品进行描述和定义，结合多层次的仿真技术，在确保设计的可行性与正确性的前提下，完成功能确认；

(2)利用EDA工具的逻辑综合功能，把功能描述转换成某一具体目标芯片的网表文件，并将它输出到该器件厂商的布局布线适配器，进行逻辑映射及布局布线；

(3)利用产生的仿真文件进行功能和时序验证，以确保实际系统的性能。

自顶向下方法的优点是：顶层功能描述完全独立于目标器件的结构，在设计的最初阶段，设计人员可不受芯片结构的约束，集中精力对产品进行最适应市场需求的设计，从而避免了传统设计方法中的再设计风险，缩短了产品的上市周期；设计成果的再利用得到保证；由于采用的是结构化开发方法，因此确认主系统基本结构后，可以实现多人多任务的并行工作方式，提高系统的设计规模和效率；在选择目标器件的类型、规模、硬件结构等方面具有更大的自由度。

EDA技术通常采用硬件描述语言进行电子电路设计，EDA技术主要特点是：(1)采用硬件描述语言作为设计输入；(2)库(Library)的引入；(3)设计文档的管理；(4)强大的系统建模、电路仿真功能；(5)具有自主知识产权；(6)开发技术的标准化、规范化以及IP核的可利用性；(7)适用于高效率大规模系统设计的自顶向下设计方案；(8)全方位地利用计算机自动设计、仿真和测试技术；(9)对设计者的硬件知识和硬件经验要求低；(10)高速性能好；(11)纯硬件系统的高可靠性。

目前常用的用于EDA技术的硬件描述语言有：ABEL-HDL；Verilog HDL：IEEE 1364-1995，2001；VHDL(Very High Speed Integrated Circuit Hardware Description Language)： IEEE 1076-1993。其中VHDL语言以其强大的行为建模、结构建模、寄存器传输级描述以及逻辑综合功能成为EDA技术中应用最广泛的硬件描述语言之一。

3 VHDL建模方法

VHDL建模方法一般有行为建模、结构建模、寄存器传输级描述等方式。VHDL具有强大的行为描述能力，成为系统设计领域最佳的硬件描述语言。行为描述避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统。VHDL丰富的仿真功能和库函数可以在系统的设计早期阶段查验系统功能的可行性，并对设计进行仿真模拟。分解大规模设计和已有设计的再利用，这是由VHDL的行为描述能力和程序结构决定的。用VHDL完成设计后，可以用多种EDA工具进行逻辑综合和优化，VHDL对设计的描述具有相对独立性。行为建模是一种抽象描述，不是对具体电路结构的描述，是对设计实体整体功能的描述，是高层次的概括。对系统进行行为描述目的：在系统设计的初始阶段通过对系统行为描述的仿真发现设计中存在的问题；行为描述阶段不考虑用具体硬件去实现实际的操作和算法，主要检验系统的结构以及工作过程能否达到系统设计的要求。

行为建模主要使用函数、过程和进程，采用行为建模的方法设计的VHDL语言程序一般不能进行综合，必须先使用EDA工具在行为级上进行仿真，确认无误后再将程序改为结构建模或者数据流建模的VHDL语言程序，然后再进行综合。行为建模意义在于对复杂的、多层次的系统来说，行为建模使设计者在早期发现错误，并且确定设计是否合理。

结构建模是指在层次化设计中，高层次(顶层)模块调用低层次模块、基本逻辑门或者基本逻辑单元来组成复杂数字电路或系统，例如一位全加器可以由一位半加器和或门构成，在进行结构建模时，可以先建立半加器和或门模块，包装入库，再调用这些模块建立全加器。这里，全加器是顶层模块，半加器和或门是底层模块，所以，结构化描述体现了层次化设计思想。

寄存器传输级描述RTL(Register Transfer Level)，其设计实体的描述按照从信号到信号的数据流形式，或者叫“数据流描述方式”。根据RTL描述，可以导出系统的逻辑表达式并进行逻辑综合，是ED设计中经常采用的描述方法。行为方式描述的系统结构程序抽象度高，很难直接映射到具体的硬件，必须先转换为RTL方式描述的VHDL语言程序。

逻辑综合是针对给定的电路功能和实现此电路的约束条件，如速度、功耗、成本及电路类型等，通过计算机进行优化处理，获得满足要求的电路设计方案。逻辑综合的依据是逻辑设计的描述和各种约束条件；逻辑综合的结果是一个硬件电路的实现方案，该方案必须同时满足预期的功能和约束条件。满足要求的方案可能有多个，但逻辑综合器将产生一个最优或接近最优的结果，该结果和逻辑综合器的工作性能有关。

4 系统设计实现

本系统在Altera公司的Max+ Plus II 10.0 BASELINE软件下用VHDL语言设计实现，操作系统环境为Windows XP version 5.1.2600。系统采用自顶向下的设计方法，首先把系统按功能分解成4个模块：controller、display、fenwei以及frequency。分别设计4个模块，然后再调用它们构成整个系统。系统顶层采用图形方法设计，如图1所示。

4个底层模块则采用VHDL语言设计，其中Controller的接口代码为：

Entity Controller Is

Port

(Clock:In Std_Logic;

Reset:In Std_Logic;

Hold:In Std_Logic;

Flash:Out Std_Logic;

NumA,NumB:Out Integer Range 0 To 25;

RedA,GreenA,YellowA:Out Std_Logic;

RedB,GreenB,YellowB:Out Std_Logic

);

Frequency模块的接口代码为：

Entity Frequency Is

Port

(Clk10Hz: In Std_Logic;

Clk1Hz:Out Std_Logic

);

End;

Display模块的接口代码为：

Entity Display Is

Port( Clock:InStd_Logic;

Flash:In Std_Logic;

Qin:In Std_Logic_Vector(3 Downto 0);

Display:Out Std_Logic_Vector(0 to 6));

End;

Fenwei模块的接口代码为：

Entity Fenwei Is

Port

(Clock:In Std_Logic;

Numin:In Integer Range 0 To 25;

NumA,NumB:Out Integer Range 0 To 9

);

End;

编译后运行结果如图2所示。

5 结束语

VHDL是一种功能非常强大的硬件描述语言，主要用于描述数子系统的结构、行为、功能和接口。VHDL借鉴了高级语言的特点，可以将一项工程设计，或称设计实体，（可以是一个元件、一个电路模块或一个系统）分成外部（可视部分即端口）和内部（不可见部分），即设计实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，只要其内部开发完成，其他的设计就可以直接调用这个实体。

参考文献：

[1] 胡振华-VHDL与FPGA设计[M].北京:中国铁道出版社,2003.

[2] 求是科技.VHDL应用开发与工程实践[M].北京:人民邮电出版社,2005.

篇6

关键词：在屏显示；字符点阵；邻域运算

The Design and Implementation of OSD IC based

on improved Storage Structure

LI Yue-hui

（Jiangsu Province Key Laboratory of ASIC Design, Nantong University, Nantong 226019, China ）

Abstract:The paper designed a font-based digital OSD engine with an improved storage structure based on the middle-end or low-end Liquid Crystal Display （LCD） system. The OSD adopts a 3x3 Neighborhood Operation arithmetic to generate the border and shadow of fonts. It improves the storage method of the font lattice, and three lines data of font lattice can fetch synchronously in one clock cycle to avoid using different clock in one design and to reduce the complexity of the chip. Logic functions and characteristic of the OSD engine are verified in FPGA, and the result shows that it can work stably and reliably. The OSD engine has been applied to portable DVD LCD players and Digital Photo Frame successfully.

Keywords: on screen display （OSD）; character lattice; Neighborhood Operation

1引言

字符型在屏显示（On Screen Display，OSD）发生器，其原理是将OSD中显示内容以字符点阵形式固化在ROM或Flash中，在显示缓存中仅存放对应的索引号， MCU只需要指定显示内容的索引即可显示对应的OSD信息，可以在比较低速的MCU上实现。通常液晶显示器、低成本的平板电视和CRT传统电视上均使用这一类OSD，目前仍占据着市场主流地位[1]。

在字符型OSD中，字符点阵的存储方法与整个OSD发生器的架构设计方案密切相关[2]。一个好的存储方法，可以方便地实现OSD发生器的时序控制，同时还可以节省很多资源。OSD数据的输出，就是根据外部主机写入的配置信息从存储器中读取字符点阵的数据，结合行场同步控制以及位置、颜色等属性，生成字符、字符边框和字符背景等数据信号。

本文的设计基于一个字符边框发生器的邻域算法，改进了字符点阵在存储器中的存储结构，使得OSD能够在一个时钟周期内同时读取三行点阵数据，生成字符边框。OSD发生器的设计就是根据这个结构，简便地实现了OSD内部的存储器读写和OSD图文显示的时序控制，使得整个OSD的设计能够采用单个时钟的同步设计，不仅简化了设计中的时序电路控制，提高芯片的可靠性，而且大大简化了综合后的时序分析，同时降低芯片测试的复杂度，降低芯片成本。

2邻域运算原理

在屏幕上显示的字符本身每个像素点都是由对应的字符点阵数据决定的，与其周围的像素点没有任何关系,而在屏幕上显示的字符边框中每个像素点与该点周围相邻的像素点有关。字符边界生成算法就是根据该点周围的邻域的值进行邻域运算，从而判断该点是否为边界。

邻域运算是指当输出图像中每个像素是由对应的输入像素及其一个邻域内的像素共同决定时的图像运算。通常邻域是远比图像尺寸小的一规则形状[3]。本设计使用18x12的字符点阵，因此选用3x3的邻域模板，根据中心点周围的8个邻域点的数据进行计算，生成字符边界。3x3的邻域示意图如图1所示。

P（x，y）是读取到的中心点位置上的字符点阵数据，其余的表示中心点周围8个方位的点阵数据。

每一个点的值只有“0”或者“1”，字符本身的每一个像素点对应的字符点阵数据如果为“1”，那么该像素点就输出“1”；如果对应的字符点阵数据为“0”，那么该像素点就输出“0”。

当P（x，y）的值为“1”时，屏幕上也输出“1”，显示字符的本身，不是字符的边界，所以不需要作判断。当P（x，y）的值为“0”时，屏幕上该点没有输出，此时要对P（x，y）的8点邻域作计算，判断该点是否为边界。P（x，y）所对应的位置也就是当前需要判断是否为字符边界的像素点。

边界类型分为两种，环绕边框（all-direction border）和右下方边框（bottom-right border）。

环绕边框是指在字符周围8个方位都有边框，将字符包围起来，如图2（a）所示。只要这8个方位上有任意一点为“1”，边框输出就为“1”。见式（1）。

Bord1（x，y） =P（x-1，y-1）+ P（x，y-1）+ P（x+1，y-1）+ P（x-1，y）+ P（x+1，y）+ P（x-1，y+1）+ P（x，y+1）+ P（x+1，y+1）（1）

其中，Bord1（x，y）表示在P（x，y）对应位置上的环绕边框类型的边界值。

若8个方位全为“0”，则P（x，y）点不是字符的环绕边界，否则，只要这8个方位中任意一点为“1”，就可以判断该点为字符的环绕边界。

右下方边框，也称为字符的阴影，是指在字符的右下方有边框，在字符的右方、下方和右下方3个方位会产生边框。见图2 （b）所示。只要这3个方位上有任意一点为“1”，边框输出就为“1”，见式（2）。

Bord2（x，y） =P（x-1，y-1）+ P（x，y-1）+ P（x-1，y）（2）

其中，Bord2（x，y）表示在P（x，y）对应位置上的右下方边框类型的边界值。

若这3个方位全为“0”，则P（x，y）点不是右下方边界。否则，只要这3个方位中任意一点为“1”，就可以判断该点为字符的右下方边框，即字符阴影。

由字符边界生成算法可知，生成字符边界同时需要上中下三行相邻的点阵数据，每一行需要三个相邻的点阵数据，完成三行三列的邻域运算。

3常规的字符点阵存储结构

通常情况下，字符点阵数据按顺序存储在存储器ROM/RAM中，一行点阵数据（12位）作为一个存储单元，由点阵行地址构成存储器的访问地址[4]。图3表示了一个字符点阵数据的顺序存储结构，分别存放在从地址00H到11H的存储器单元中，其它字符从地址12H开始按同样顺序存储。

当在屏幕上显示一串字符的时候，首先显示每个字符的第1行，接着显示每个字符的第2行，然后显示每个字符的第3行，依此类推，直到显示每个字符的第18行，这一串字符显示结束。

当要显示字符的边框时，根据邻域算法，同时需要相邻的三行数据。

假设要在屏幕上显示一个字符的第5行，同时要判断该行是否有字符边框时，会同时用到第4、5、6行这三行点阵数据。这就要求系统在一个周期内完成三次读取操作，分别读取这个字符的第4行、第5行、第6行点阵数据。接着显示下一个字符的第5行，也同样会用到下一个字符的三行点阵数据。

由此可见，采用常规的字符点阵存储方法，在生成字符边框时，需要一个频率更高的时钟，时序控制电路比较复杂。

4改进后的字符点阵存储结构

在芯片设计过程中，为节省设计成本，缩短开发周期，都尽量采用单个时钟域的同步设计。如果采用多时钟域的设计，不仅设计的时序电路更复杂，而且芯片测试的复杂度大大增加，成本也相应增加，可靠性也会降低。基于这个思想，对字符点阵的存储方法进行了改进。

改进后的字符存储方法如图4所示，以一个字符为例，说明一下这个存储结构。把一个字符点阵的18行数据分别存储在3块相同大小的存储器中，每一块存储器存放6行点阵数据，地址都是从00H到05H。存储器0中按顺序存放着第1，4，7，10，13，16行点阵数据，存储器1中按顺序存放着第2，5，8，11，14，17行点阵数据，存储器2中按顺序存放着第3，6，9，12，15，18行点阵数据。

在屏幕上显示一个字符的第4行时，会同时用到第3、4、5行这三行点阵数据，从存储器2中读取00H单元的数据，得到第3行点阵数据，同时从存储器0和存储器1中读取01H单元的数据，分别获得第4行和第5行点阵数据，这样就实现了在一个时钟周期内读取上中下三行数据。

在屏幕上显示一个字符的第5行时，会同时用到第4、5、6行这三行点阵数据，这时只要从存储器0、1、2中同时读取01H单元的数据，分别得到第4、5、6行点阵数据，同样实现了在一个时钟周期内读取上中下三行点阵数据。

在屏幕上显示一个字符的第6行时，会同时用到第5、6、7行这三行点阵数据，从存储器1和存储器2中分别读取01H单元的数据，得到第5行和第6行点阵数据，同时从存储器0中读取02H单元的数据，获得第7行点阵数据。同样也实现了在一个时钟周期内读取上中下三行数据。

接下来的数据读取情况与上述过程类似，可以依此类推。

在这个显示过程中，3块存储器的地址变化情况如图5所示。

在T0时刻，开始读取存储器0、1的00H单元，获得字符点阵的第1行和第2行数据，而此时存储器2是无效的；

在T1时刻，开始读取存储器0、1、2的00H单元，获得字符点阵的第1行、第2行和第3行数据；

在T2时刻，开始读取存储器0的01H单元，获得字符点阵的第4行数据；

同时读取存储器1、2的00H单元，获得字符点阵的第2行和第3行数据；

在T3时刻，开始读取存储器0、1的01H单元，获得字符点阵的第4行和第5行数据；同时读取存储器2的00H单元，获得字符点阵的第3行数据；

以此类推，直到T17时刻，存储器0无效，开始读取存储器1、2的05H单元，获得字符点阵的第17行和第18行数据；

这三块存储器访问地址的生成也很简单，只要生成存储器0的地址（Mem_addr0），存储器1和存储器2的地址则可以由存储器1的地址经过延迟得到。

OSD发生器的设计根据这个改进的存储结构，简便地实现了OSD内部的存储器读写和在屏幕上的图文显示的时序控制。OSD发生器内部能自动进行存储资源的访问寻址，使得在应用过程中用户不需要考虑内部复杂的逻辑关系，大大简化了用户编程。

综上所述，采用经过改进后的字符存储方法，有效的避免了使用不同的时钟，简化了时序控制电路，为芯片的设计以及测试带来了方便。

5OSD发生器的实现

本文所实现的字符型OSD采用“字典”结构[1]，内部共有五块内建存储器，分别是代码缓存RAM，属性缓存RAM，自定义字符发生器RAM，固化字符发生器ROM和颜色发生器ROM[5]。自定义字符发生器RAM存放着用户自定义的字符点阵数据，一般只需要在系统开机后通过串行总线写入一次就可以。代码缓存和属性缓存分别存放着字符代码索引和颜色索引，它们是一一对应的，由外部主机通过串行接口写入。OSD发生器根据OSD寄存器设定的位置、大小等属性产生时序控制信号，按顺序从代码缓存中读取需要显示的代码索引，自动从字符发生器（ROM/RAM）中输出点阵数据；同时根据属性缓存中的颜色索引，自动从颜色存储器ROM中读取相应的RGB颜色值，这两者结合起来并经过处理后输出OSD数据。如图6所示。

在这个结构中，字符发生器存储的是字符点阵数据，不需要存储指向下一个地址的指针，OSD发生器按照特定顺序读取数据，生成OSD图像。在应用过程中，用户只需要计算OSD窗口的起始位置，并将其写入寄存器，然后在代码缓存和属性缓存中指定要显示的字符索引和颜色索引，OSD发生器就会自动产生OSD数据。用户如果需要自定义字符，则在开机时将自定义字符点阵数据写入自定义字符发生器；如果不需要自定义字符，那就直接使用固化的字符发生器。这样一来，就大大减少了编程的工作量。

6结语

本文基于一个字符边框发生器的三行三列的邻域算法，改进了字符点阵在存储器中的存储结构。根据改进的字符点阵存储结构，把一个字符点阵的18行数据分别存储在3块相同大小的存储器中，每一块存储器存放6行点阵数据。采用这种改进的存储结构，可以方便地在一个时钟周期内同时读取三行相邻的字符点阵数据，便于产生字符边框，避免了OSD内部使用不同的时钟，简化了内部时序控制电路，降低了芯片的复杂性。

本设计采用Verilog HDL语言编写RTL代码，使用ncverilog软件进行功能仿真，使用design complier软件进行综合生成门级网表，通过了后仿真和调试，并利用FPGA进行验证。流片出来后经过验证和测试，表明本文所述的带串行接口的数字OSD发生器的设计方案及其实现具有良好的视频效果，系统兼容性高，所用的资源也较少。

本文所述的数字OSD发生器已经被集成到多款LCD视频处理控制芯片中，主要应用在便携式小屏幕液晶DVD播放器和数码相框中。

参考文献

[1] 陈金荣. 探讨结构化的平板电视OSD设计方案. 电子系统设计. 2006年1月1日.

[2] 盛磊，徐科军，陈智渊，赵明. 数字在屏显示控制核的设计与FPGA实现.上海交通大学学报. 2006.40（5）:762-765

[3] K.R.Castleman著，，林学英，石定机等译. 数字图像处理. 电子工业出版社. 1998：387-422

[4] 钱怀风. OSD芯片MB90092的原理及应用. 国外电子元器件, 2005（01）: 52-55

[5] Macronix International Co., Ltd. MX88L285 datasheet. 省略/2/5.pdf

篇7

关键词：EDA 教学改革 实践教学

Exploration and practice of reform in EDA technology teaching

Liang Xiaolin， Bao Bengang， Zhang Dan

Hunan institute of science and technology， Yongzhou， 425100， China

Abstract： Electronic Design Automation （EDA） technology is a professional course with very strong operation and practicality. The traditional teaching mode has not adapted to the modern EDA technology teaching. The follow teaching methods can be used， walking along the main route of cultivating the student’s ability， getting the effective combination of theory teaching and practice teaching， making the content of practice teaching step by step， and giving full play to its advantages of the heuristic teaching and the explore teaching. By using these methods， it has achieved with a good results for cultivating students' ability of design， independent analysis and practice innovation.

Key words： EDA； reform in education； practice teaching

国际上已经把大规模集成电路（LSI）、超大规模集成电路（VLSI）、甚大规模集成电路（ULSI）技术称之为“掌握世界的钥匙”，谁掌握了它，谁就掌握了世界，作为当今世界经济竞争的焦点，拥有自主版权的集成电路已日益成为经济发展的命脉，社会进步的基础，国际竞争的筹码和国家安全的保障。而随着微电子技术的发展和大规模集成电路的普及，EDA技术已成为现代集成电路设计的主流技术[1]。因此，迫切要求拥有电子专业的高等院校大力培养学生在EDA技术领域里的开发设计和实践创新能力，以满足社会对新一代人才的需求。传统的教学模式存在很多问题，不能满足现代EDA技术的教学需求，达不到培养的目的。所以，EDA技术的教学改革迫在眉睫。

1 传统教学模式存在的主要问题

（1）传统的实践教学模式以教师讲解和实验演示为主，一般采取“明确实验目的―讲解实验内容―实验演示操作”的步骤。教师讲解过于详细，学生得不到思考、讨论和解决问题的空间，虽然按照EDA设计流程得到了相应的仿真结果和硬件验证，但是不知其所以然，不利于下一步综合设计型实验的开展。采用“满堂灌”的教学方式和按部就班的实验模式，学生做实验实质上只是将实验验证一遍，起不到培养能力的效果。

（2）传统的教学模式使理论教学和实践教学严重脱节，没有产生互动效果。同时，传统的实验项目安排也不合理，通常只安排验证型和综合设计型实验项目，学生从验证型实验项目直接过渡到综合设计型实验项目，往往不知所措，无法完成。

2 教学改革特点与优势

针对以上存在的问题，对EDA技术教学进行改革。（1）将理论教学和实践教学有效地结合起来，形成互动机制，并发挥两者优势[2]。（2）理论课的开展不能仅仅限于书本上的内容，更不能照本宣科，应该在理论教学期间穿插一些实践应用，以达到启发学生将所学理论知识应用于实践的想象力和提高学生学习兴趣的效果。（3）EDA技术是一门操作性和实践性很强的专业课程[3]，对该课程的教学改革应该在理论教学的同时开设与之同步的实验项目，实验项目设计要合理，并将传统验证型和综合设计型2个类型的实验项目调整为基础型、扩展型、综合设计型3个类型的实验项目，其内容和难度要层层推进，并分层次逐步展开教学。在授课过程中要充分发挥启发式和探讨式教学优势，不断鼓励和引导学生完成设计，并从设计过程中积累发现问题和解决问题的经验。

EDA技术教学改革的优势主要体现在3个方面：（1）课堂理论教学穿插实例教学，学生能够将学到的知识加以运用，同时可以改变课堂枯燥、乏味和抽象的现状；（2）能培养学生发散思维，激发学生兴趣，对课程学习充满信心；（3）采用层层推进实验内容、多层次化的教学节奏以及启发式和探讨式的教学模式，能有效培养学生的开发设计、独立思考和实践创新能力。

3 教学改革的实践应用

笔者以计数器知识点的教学工作为例，谈谈教学改革的实践应用。根据改革措施将计数器知识点的教学工作分3个阶段展开：由计数器知识点为出发点引导学生完成数字秒表的设计，启发学生完成数字时钟的设计，学生自主完成数字频率计的设计。

3.1 数字秒表的设计

首先由计数器知识点引出它在现实生活中的应用，然后根据应用系统的复杂性等级给出数字秒表设计、数字时钟设计和数字频率计设计3个任务。数字秒表的设计在理论教学课堂上进行，并由教师引导完成。

针对数字秒表特点，给出相应的设计要求：（1）有复位功能；（2）有正常的秒计数；（3）由数码管显示秒表计数过程；（4）采用动态扫描方式完成多位共阴极数码管的显示。整个设计过程由教师引导学生思考，完成系统功能分析、模块划分、代码编写和仿真验证。经引导和交流，共同完成数字秒表的设计，采用8421BCD码进行二进制计数。

通过数字秒表的设计，学生发现了计数器在生活中的应用，掌握了数字秒表的计数和输出显示方法，并对电子电路系统的设计步骤有了一定的了解。

3.2 数字时钟的设计

数字时钟的设计属于第二阶段的任务，该项目在实验室完成，而且要在数字秒表设计任务完成时由教师启发学生进行数字时钟的设计，需要学生提前考虑以下4个问题：（1）数字时钟与数字秒表的共同点；（2）数字时钟的基本功能；（3）数码管如何显示和驱动；（4）如何在FPGA开发板上实现硬件验证。

在该实验课中，学生积极思考，各抒己见，踊跃讨论，在教师的引导下理清设计思路，而且运用已学的知识，给出不同的设计方案。在模块化设计上，有的学生利用例化语句完成了顶层设计，有的学生利用原理图和代码相结合的方法完成了顶层设计。最后，大部分学生完成了数字时钟的设计和硬件验证，部分学生还给系统增加了一些扩展功能，如整点报时、较时和闹钟等。

通过这个阶段的实践教学，学生掌握了多位计数器相连的设计方法、FPGA技术的层次化设计方法和元件例化的设计方法。同时，我们还发现，只要教师把握好指导的尺度，启发性和提示性的引导不但使学生记忆深刻，还能启发他们的设计思路，锻炼他们的发散思维和实践动手能力[4]。

3.3 数字频率计的设计

由于理论教学和实践教学的课时有限，第三阶段的任务是鼓励学生利用课余时间去开放实验室完成数字频率计的设计。这个阶段的设计任务和要求应该在第二阶段任务完成之时给出。设计任务：设计一个8位十进制的数字频率计，被测信号从Clock-in（数字信号时钟源）输入，经检测后测得频率值用1～8位的数码管显示。要求：两人一组，协作完成。

实验项目任务下达之后，学生根据任务要求去网上或图书馆查阅资料，了解相关信息，如层次化设计的概念和方法、顶层文件和底层文件的关系、元件端口和当前系统端口关联方式等。然后拟定设计思路，对数字频率计进行模块划分、代码编写、电路设计，利用实验室电脑和开发平台对各个模块和整个系统进行仿真和硬件验证。在系统设计过程中，部分学生遇到了不少问题，他们通过与指导教师或同学讨论将这些问题逐一解决。由于大部分学生完成了第二阶段的数字时钟设计，积极性很高，接到数字频率计的设计任务后便自觉投入探讨和设计中去，最终90%的学生成功完成了8位十进制数字频率计的设计。

通过第三阶段的实践教学，学生查阅资料的能力得到了提高，学生的开发设计、独立分析和实践创新能力也得到了大幅度提升。另外，通过开展第三阶段的实践项目，也为EDA爱好者的专业技能培养提供了良好条件。

4 结束语

以计数器知识点的教学工作为例，将它分三个阶段展开，并层层推进。第一阶段，学生对理论知识还处于被动接受阶段，教师通过讲解计数器知识点引出它在数字秒表中的应用，在课堂上引导学生思考，逐步完成设计的各个环节。在讲解过程中，把握重点和难点，将知识由抽象化转向具体化，激发了学生的学

习兴趣[5]。第二阶段，通过扩展型实验项目教学，让学生发散思维，灵活运用所学知识，完成了数字时钟的设计，使能力得到了一定程度的提升。第三阶段，学生利用课余时间，主动查阅资料，通过独立思考，发挥了自己的创造性。

通过EDA技术教学改革，将理论教学和实践教学进行了有效结合，产生了互助的效果，改变了传统的教学模式，使教学内容更加生动、形象地展现在学生面前，帮助学生将学习观念从“要我学”转变为“我要学”。通过开展层次化的实验项目，加深了学生对理论知识的理解，在实践教学过程中，鼓励学生主动求索，培养了他们在EDA技术领域的专业技能，获得了很好的教学效果。

参考文献

[1] 李兴山.EDA技术在电工电子教学中的应用[J].中国现代教育装备，2007（1）：64-66.

[2] 任志平，党瑞荣.EDA教学改革与创新实践研究[J].中国电力教育，2011（26）：104.

[3] 潘松，黄继业.EDA技术与VHDL[M].第3版.北京：清华大学出版社，2008.

篇8

关键词：创新驱动；内涵发展；电工学课程

一、前言

当前，我国经济持续快速增长，对科技教育发展提出巨大要求。目前，我国存在创新能力不足、创新动力不够、创新成果转化低的问题。“十二五”规划提出“创新驱动，实施科教兴国战略和人才强国战略”，落实国家中长期的科技、教育和人才的规划纲要，推进创新型国家建设。创新驱动的经济发展战略是科学发展观的要求。加快实施创新驱动发展战略，建设创新型国家，是加快转变经济发展方式的必然要求。作为一名市属高校的电工学课程的教师，在新形势下加快发展步伐，提升科技创新能力，要从基础电工学课程教学和实践做起。本文结合创新驱动发展战略，在电工学课程教学创新、实验与实践教学创新和科技工作与教学相结合等方面进行阐述。结合本学校目前自身的特点，阐述近十年来的电工学课程在教学内容、教学方法、教学手段以及实验与实践教学等方面的发展变化，在科技创新上体现出电工学课程上的作用。在当前的创新驱动发展战略的新形势下，本文阐述原创性的科技成果与教学课堂的结合，以此使学生树立科技创新的理念，提倡自主创新，提高集成创新与协同创新。电工学是高等理工科院校非电专业的一门主要的基础课程，是一门理论与实践结合非常紧密的课程，具有较强的应用范围。其讲述内容涉及面积广，从基础的电学知识，磁场学知识到工业生产中的工程机械，从微小的二极管、三极管理论知识到大规模的集成电路都有涉及。知识更新速度非常快，各种新型的工程设备高科技含量的电子仪器层出不穷。作为这些科技创新成果的基础课程《电工学》，在教学内容和教学方法上应该适应科技创新的发展，在国家科技创新驱动发展战略下，努力找到改革方法、创新思路，利用新的手段和教学方式教学，在学生着重掌握电工学基础知识的前提下，提高学生的创新思维，使学生具有原始创新的能力，提高科技创新能力。

二、《电工学》教学内容与教学方法改革

随着科技的发展，电工技术与电子技术的发展日新月异，新知识、新内容层出不穷，教学内容与方法要与时俱进，要反映现代化科技创新的发展。1.教学内容改革。电工学课程主要包括电学基础、电工技术应用、电子技术应用和集成电路应用四大部分。结合我们学校十年以来在电工学课程内容的设置，发现创新驱动发展战略无处不在。最初的电工学讲述内容中，电学基础是必须讲的，包括直流、交流、暂态、三相、磁路分析。占电工学内容的40%，比重比较大。那时候重理论，轻应用，讲述比较详细，公式推导过程比较严密。电工技术应用主要包括变压器、发电机、电动机等，讲述比较肤浅，逐步加入plc控制，占课程内容20%。电子技术应用主要包含模拟电子技术和数字电子技术，起初模拟电子部分讲述比较详细，包括半导体器件、放大电路、集成运算放大电路、运放的特性；整流原理，稳压电路组成等，占内容25%。数字电子技术包括逻辑门电路、组合逻辑电路、触发器、计数器等基本电路，占内容15%，但随着计算机的发展，数字电子技术的内容比重在逐步增加，没有讲述集成电路部分。目前，在最新的电工学教学大纲原则指引下，本着加强基础、注重前沿的原则，对教学内容进行了适当增减。首先在电学理论知识上进行了大幅度减少，主要讲直流、交流、三相。其他基础知识学生可以通过网络视频和自学完成，但基础还是关键，占25%左右。在电工技术应用上略有增加，略讲变压器、发电机部分，增加工程设备控制、大规模plc控制、建筑电气等实践内容，占30%，充分注重实践应用能力，将电工学知识应用到工程中去，让学生发挥创新思维。在电子技术中，对模拟电子部分进行缩减，只讲述三极管，放大电路应用，直流电源部分，占15%。在数字电子技术中加大比例，增加中规模集成电路设计，重点讲述组合电路、时序电路设计，占总体内容的20%。最后在集成电路介绍过程中，增加相应的计算机辅助（EDA）软件的应用，AltiumDesigner印制板绘图软件，multisim和proteus仿真软件等，占总体10%，增强学生对集成电路设计的兴趣，学以致用。从电工学内容增减情况可以看出，创新发展战略思想深入体现，加重了实践创新的部分，给学生更多的时间和空间学习，使学生灵活地运用计算机辅助软件对电路进行设计和开发，提高了学生的创新设计能力。2.教学方法改革。《电工学》课程传统的教学方法一直是任课教师在课堂讲述为主。从传统的“一支粉笔，一本书，讲到底”到目前“powerpoint+动画视频，一直放”的满堂灌教学方法，课堂讲述的缺点在于只将学生作为知识的容器，将难懂的理论知识全盘灌输，没有考虑与实践结合，没有将学生置于主体地位，也谈不上学生创新思维的涌现、创新能力的发展和素质的提高。学校最初以传统的课堂讲述为主，利用黑板进行公式推导，语言进行知识传授，讲述方法固定，模式单一，学生不能充分地理解。随着计算机的逐渐普及使用，利用“黑板+powerpoint”的教学模式逐渐进入我们的课堂，学生能够更加直观地获得知识，但应用计算机讲述内容过多，学生接受起来容易出现跟不上、听不懂的情况。目前这种方法是我们高校通常采用的方法。目前，对电工学教学方法的讨论层出不穷。我们要按照创新驱动发展战略的内涵要求，摒弃陈旧的教学方法，探索创新适合的教学途径，从专业教学的特点出发，以培养学生的创新实践能力为主。根据各个专业学生的特点，以教师的“教”作为主导，适当引导学生的“学”，即引导学生融会贯通地学习知识，形成自己的学习方法，培养学的创新学习能力，突出“创新学习”理念。在课堂讲述的过程中，可以采用一些“提问法”“讨论法”、“翻转课堂法”等教学方法。在每次课前提问，学生回答问题，主要目的是回顾上次课的主要内容和知识点，考查学生掌握情况。在每次讲课过程中，密切注意学生的反应，也可以进行一些启发式的提问，将此课堂问答作为平时成绩的一部分，调动学生思考问题的积极性，激发学生的学习兴趣。同时在课堂上，教师可以提出一些实际问题作为讨论课题，让学生独立完成，提高学生分析问题和解决问题的能力，充分发挥学生学习的主动性和创造性。另外，在课堂上可以提出与电工学相关一些实际性话题，让学生发挥自己的创新能力，学生在自己的理解下，通过查阅资料和分析信息，在课堂上讲给老师和学生听，由教师进行点评，完成课堂内容。从电工学教学方法的改变上可以看出，创新发展战略思想深入体现，加强了学生发挥创新的部分，使学生成为主体。现代的计算机技术将复杂的理论知识变成易懂的图片和动画模式，学生更容易接受，能发挥学生的自我意识，使学生提高创新能力。

三、《电工学》实验与实践教学改革

《电工学》这门课程是一门工程实践强的课程，要求学生掌握更多分析解决实际问题的能力，这就需要大量的实验和实践过程来实现。1.实验教学改革。实验教学是连接知识与实践、使理论知识联系实际的重要手段。实验教学相对理论教学更具有直观性，学生在参与实验的过程中，通过对实验中各种现象的反复观察和分析，培养自己的观察能力和分析能力。学校近十年的电工学实验教学的改革上体现出了创新驱动发展战略的思想。最初，我们在电工学时实验设置过程中主要采取基础验证型实验为主，设计型实验为辅助的实验形式，没有单独设置课程，以平时成绩的形式为主。这导致学生做实验兴趣不高，经常出现逃课的情况。根据创新思路，我们改变实验考核方式，过渡到单独设课的方式，制定了合理的实验教学大纲，包括课程的性质、任务、实验方式、实验考核方式，通过实验考核确定最终的实验课成绩。其中从公共实验中选5个作为平时实验成绩，平时实验成绩占总成绩的60%，从几个设计性实验中选择一个进行实验考核，占总成绩的40%。在平时实验的考核中，每一个实验按照学生的学习态度、预习情况、操作情况、实验报告总结情况进行评定分数，各项所占的百分比为学习态度10%，预习20%，操作情况40%，实验报告总结30%。在实验考核过程中，学生对自己所选择考核的题目进行分析，自己选择合适的实验方法，在规定的时间内在实验室里进行操作直至完成为止。由教师对实验结果进行检查，提出问题，学生应将题目撰写在实验报告中。实验成绩由预习、确定实验方法、实验操作过程和实验课后答辩组成，各项所占百分比为预习20%，实验操作50%和实验答辩30%。增加实验考核后，学生对实验的积极性有了明显的提高。电子技术实验单独设课的实施，活跃了学生的思维，提高了学生分析问题和解决问题的能力，提高了学生的创新思维能力。2.实践教学改革。电工学的实践教学主要包括电工实习与电子实习两部分，主要目的是让学生在1～2周的时间内，向现场工人师傅学习，到相应实习车间完成相应的工作。结合十年来电工学实践教学的情况，学校在创新驱动发展战略的思想的指导下，进行了实践改革。最初由于学校经费的原因和找不到合适的实践教学基地，电工实践教学主要以参观为主，带领学生到一些工厂进行参观，主要包括到热电厂参观，到房屋供水控制系统参观，让学生初步认识电动机和控制方法、电子实习主要采用焊接练习、收音机焊接等传统的实习模式。对参观学习的模式学生没有很高的兴趣，走马观花，没有学到什么东西。电子收音机焊接过于简单，十几年前的模拟电子的器件，现在已经被淘汰了，学生只是机械地照图焊接，没有创新思想。学生很快就把收音机做完了，十分容易拿到成绩。目前，根据我们学校的具体情况，考虑到需要学生发挥自己的创新思维能力，在创新驱动发展战略的大背景下，我们对电工实习进行了改革，购置了大量的继电器、PLC控制器、电动机、控制网板，让学生根据教师提出的控制任务要求，自己设计电动机控制电路，独立编写PLC程序，绘制控制网板的布线图，然后在实习车间进行组装和调整，最后由指导教师给出成绩。对于电子实习，我们采用模拟加实物焊接的方式，由教师提出题目，学生自主进行设计，进行器件的选型，然后在protues软件上进行电路的模拟调试。调试通过后，在实习车间利用万能板对电路进行焊接，制成实物，给出成绩。实习的评分主要包括：设计方案的撰写占20%，实验程序的编写与调试占20%，实物的搭接与实践操作占50%，最后有一个实验结果10%。实习要的是过程，在短短两周的时间可能得不到最好的结果，但是通过这个过程学生掌握了实践工程能力，提高了学生自主性、创新思维和动手能力，使综合能力得到提高。从电工学实践教学的实施方法改变上可以看出，创新发展战略思想已经深入高校实践教学内部。所有方式都是要发挥学生的自主性，给他们发挥的空间。学生不要怕失败，要在实践中总结经验。开发原始创新是驱动经济社会发展的原动力。

四、《电工学》与科技工作改革

高等院校的任务不仅仅是教学，还需要一定的科技工作。在高校的三大职能中，科技工作创新是贯穿其中的核心的驱动力，它已经在高校整体发展中展示出无可替代的地位和作用。高校要为发展先进生产力和发展先进文化服务，就必须高度重视并切实加强科技创新工作，努力提高科学研究水平。电工学课程要紧跟着科技创新发展。从近十年的电工学发展来看，最初讲述电工学课程教师只关注于自己的课程，没有创新发展的理念，很少进行科技创新研究。这方面有客观原因，电工学课程多，教师少，部分教师把主要精力都放到教学上，忽略了科技工作。这是不行的，需要转变思想观念。目前在创新驱动发展战略的思想影响下。电工学教师逐步将重心放到科技工作上，不断地努力探究如何创新科技管理机制，进一步释放创新潜力，催生重大成果产出，更好地服务社会经济发展，加快推进知识创新、技术创新、协同创新、转化应用和环境建设，全面提升科技创新能力与产业竞争力。高校利用学科门类齐全、学术交流渠道多、实验条件比较完备的优势，引导电工学教师在完成教学任务的同时，积极鼓励教师从事科学研究工作，大量吸收国内外科学技术发展的最新成果，了解新领域、掌握新方法，更新知识结构，培育科技创新能力，锤炼高水平、高素质师资队伍。在人才培养上提出人才质量的提高不仅仅表现在教给学生多少有用的知识，更重要的是提高学生进一步获得知识和创造知识的能力。只有站在科学前沿的教师才可能把最新的科技知识、研究手段传授给学生。这种能力只有在科学研究的氛围中才能得到培育和提高。

五、结束语

在科技创新驱动发展战略指导下，高校面临着重大的挑战和机遇。电工学课程作为主要理工科基础课程，同样面临着诸多问题。高校教师应该摆正姿态，在教学内容、教学方法、实验与实践教学上不断创新，将自己的科技工作研究与电工学教学工作协调好，在提升科技创新工作的同时不要忘了培养有创新思维、创新能力的新一代大学生。科学技术是第一生产力，科技创新人才是关键。

参考文献：

[1]洪银兴.论创新驱动经济发展战略[J].经济学家，2013.01

[2]李超娜，等.《电工电子技术》课程教学实践探讨[J].石家庄理工职业学院学术研究，2010.06

[3]刘凤春，王林，刘蕴红，李平.新世纪在创课程改革的新思路[J].电气电子教学学报，2006

[4]任保年，郭晗.经济发展方式转变的创新驱动机制[J].学术研究，2013.02

[5]王艳新.《电工电子技术》教学心得浅析[J].上海工程技术大学教育研究，2009.01

[6]郭东明.落实创新驱动战略促进高校科技协同发展[J].中国高等教育，2014

篇9

关键词:软件无线电;片上网络;OFDM;验证平台;网络接口

1引言

软件定义的无线电(Software-Defined-Radio, SDR,简称软件无线电)自从1992年由Jeo Mitola提出以来,在最近几年取得了引人注目的进展,引起了包括军事通信、个人移动通信、微电子以及计算机等电子领域的巨大关注和广泛兴趣。软件无线电的基本思想是以一个开放的、模块化的、标准化的通用硬件平台为依托,通过加载软件来实现各种无线通信功能[1]。软件无线电突破了传统的无线电台以功能单一、可扩展性差的硬件为核心的设计局限性,强调以开放性的最简硬件为通用平台,尽可能地用可升级、可重配置的(reconfigurable)应用软件来实现各种无线电功能的设计新思路。用户在同一硬件平台上可以通过配置不同的应用软件来满足不同时期、不同使用环境的不同的功能需求[2]。

随着集成电路集成度的不断提高,片上各模块的通信问题逐渐成为系统性能的瓶颈。传统的片上系统(SoC)总线结构在同一时刻只允许一对通信,这一模式严重制约了系统的平均通信效率和可扩展性。 NoC可以定义为在单一芯片上实现的基于网络通信的多处理器系统。NoC有效改善了片上多核系统的通信瓶颈问题,将成熟的网络技术借鉴到芯片设计领域,极大扩展了集成电路设计空间。

参考文献[1][2]介绍了软件无线电技术的发展概况和关键技术研究。文献[3][4][6]都涉及到了从SoC到NoC技术的发展和现状。文献[8][9][10]展示了NoC设计方法学和各种基于FPGA的NoC设计原型。文献[7]中将4G无线通信系统映射到一个2D mesh NoC架构的仿真平台上,但是并没有硬件原型验证和软件无线电思想的引入。本文创新性地将软件无线电思想引入到基于NoC构架的硬件集成电路中,设计并通过FPGA原型验证了一个基于NoC架构的通用软件无线电验证平台。这个平台具有很好的可扩展性和可配置性。文章的第二部分概述了NoC硬件底层的组成结构以及设计要素。第三部分介绍该软件无线电验证平台的软硬件协同设计方案。第四部分以OFDM基带收发系统为验证实例,讲述了在该平台上验证软件无线电系统的流程,并且给出了实际性能测试结果。第五部分对全文进行了总结。

2NOC硬件平台概述

2.1片上网络组成要素

从硬件组成上来看,NoC包括资源节点和通信两类节点。资源节点完成广义的计算任务。网络中资源核可以是DSP芯片,可以是设计者自主设计的ASIC,可以是一个SoC,可以是一个高速缓存块,也可以是一个通用处理器。这种因应用而异的设计被称为ASNoC(Application Specific NoC)。然而不论是所有资源核同构的NoC,还是ASNoC,通常情况下它们的交换节点和网络接口都是同构的。通信节点(又称交换开关)负责计算节点之间的数据通信,用路由和分组交换技术替代传统的总线技术完成通信任务[3]。

2.2片上网络设计要素

基于NoC架构的多核片上系统(MPSoC)有如下几个设计要素:拓扑结构,路由算法,交换策略和控制机制。

网络拓扑结构是网络的物理互连结构,可以由规则的路由和通道组成,也可由非规则的路由及通道构成。常用的NoC拓扑结构都为规则结构,如2D Mesh结构、3D Mesh结构、环面(Torus)结构、八角形以及立方环拓扑结构等。

路由算法决定了消息在网络结构中传输的方向,把可能的传输路径集合限制为合理的路径子集。如果消息的路由完全由它的源和目的地址决定,与网络中其它流量无关,这种路由算法称为确定性路由。例如,维序路由采用了确定性路由的方法,数据包不管其路径上的链路是否阻塞都要沿该路径走下去。二维拓扑结构下的维序路由也称为X-Y路由。自适应路由算法允许路径上的其它流量影响数据包的路由策略。例如在2D-Mesh中,如果沿维序路径链路阻塞或出错,数据包可以沿锯齿形的路由流向其目的地。

交换策略决定了网络中的数据如何穿越它选择的路径,有两种基本的交换策略:电路交换和数据包交换。电路交换在通信之前即在通信对象两端建立起通信链路,其优点在于数据传输丢失率低、链路延时较小、不会造成数据乱序。然而电路交换会长时间占用链路,降低了链路使用率。分组交换将线路上数据拆分为数据包,因此比电路交换更为灵活,线路利用率高。另一方面,由于分组交换的数据包均加上了包头来表明目的节点与源节点,且在每一跳均需要进行判断,因此在相同的路径上通信时延比电路交换大。片上网络系统中广泛使用的包交换方式有三种:存储转发方式(store-and-forward)、虚切通方式(virtual cut-through)、虫洞方式(wormhole)。

控制机制决定消息或消息的一部分何时在它的路径上传输。当两个或更多的消息试图同时使用同一网络资源时,需要控制机制进行资源仲裁分配。能在链路上传输、接受或拒绝的最小信息单元称为流控单元(flit),它可以和物理通道字符(physical unit,phit)大小相同,也可以和数据包或消息大小相同[5]。

3验证平台硬件底层的实现方法

3.1验证平台的拓扑设计

本设计采用如图1(a)所示的可扩展的4×4 2-D mesh NoC拓扑结构。整个网络共有16个节点,由互连线链路连接成一个格型网络。互连线链路、交换节点、网络接口和资源核是网络的四大构成要素。网络的16个节点全部选用Xilinx FPGA内部的Power PC405通用处理器核作为资源核,形成一个各节点完全同构的4×4 2-D mesh NoC。

每一个网络节点的具体结构如图1(b)所示,将在下文具体介绍各部分的实现方法。

3.2验证平台的交换结构设计

(1) 路由策略

片上网络系统结构比传统的因特网简单,处理器节点数目也远比因特网少,但是由于片上网络系统具有严格的功耗、面积、成本方面的约束条件,因此片上网络中的路由算法通常设计为固定的路由算法[2]。本文的设计采用经典的维序路由策略,在二维mesh网络中也称作X-Y路由。该路由算法先对网络节点进行坐标编号,求出数据包的源节点和目的节点的二维向量坐标差(ΔX-ΔY),然后让数据包先沿着X轴方向传输ΔX跳,再沿着Y方向传输ΔY跳,最终到达目的节点。

(2) 虫洞交换

虫洞交换方式的消息流控单位是一个微片(Flit),因此使用的缓冲器比传统分组交换方式更小。一个数据包被分为若干个微片,头微片含有路由信息,后面紧跟着的数据微片,没有路由信息,所以同一个包中所有的数据微片都必须跟随着头微片以流水线的方式进行传输。本设计的数据包为固定长度,每个微片32比特,每个数据包包含160个微片。每个数据包的第一个微片为头微片,里面包含了整个数据包的路由信息,如源节点,目的节点等。其余159个微片为数据包体,为有效载荷。交换开关的注入端口(Injection Port,图1(b))接收来自网络接口(NI)的数据包,并转换成适合虫+孔交换传输的流控单元,即微片。注出端口(Ejection Port)收集来自网络的微片,组成完整数据包,投递给NI。

本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文

(3) 路由器结构

路由器处于交换节点的核心位置,完成数据包转发,即数据包存储,路由计算,交换网络资源分配等功能。

本设计的路由器结构如图2所示。路由器结构每一个输入端口有4个虚输出队列(Virtual Output Queue,VOQ),对应不同的输出通道。VOQ(i,j)里面存放着由输入通道i进入路由器,并且请求输出通道j的Flit,其中i≠j,因为片上网络中不存在数据包从一个端口输入又立即从该端口输出的情况。当Flit到达队列,队列提出对相应输出通道的请求,每一个输出通道对应的交换分配单元(SA)对请求进行仲裁并进行输出通道分配。如果某一队列的请求被允许,那么队列里Flit被传送出去。

虚拟输出缓存是在每个输入端,对每个输出保留一个单独的FIFO。做出仲裁判决之后,一个到达的数据被置于相应于它的输出端口的缓存中。在每个时隙的开始,就能找到每一个输入所对应的输出端口,并将输入数据存入到应当输出的端口所对应的VOQ中。当从VOQ中输出数据的时候,如果没有竞争,输出端口只需要从对应的VOQ中读取数据就可以了,不需要再次进行方向的判定。如果存在多个VOQ竞争同一个输出口,则进行仲裁,确定先后次序[3]。

3.3 计算单元(PE)

我们的设计在Xilinx公司的Virtex4 FPGA上实现,而Virtex4系列FPGA的每个片内均集成了2个Power PC405处理器核。我们的每块PCB板上面有两个FPGA芯片,总共4块PCB共提供了16个Power PC405,刚好对应 4×4 2-D mesh NoC的资源核。有关Power PC的介绍请参看文献[11]。

3.4 NI的软硬件协同设计

网络接口(Network Interface, NI)负责上层处理单元和底层路由交换节点的数据交互。NI的设计分为软件和硬件两部分。硬件由挂接在Power PC总线上的硬件IP核以及外部(FPG内,Power PC封装之外)存储单元构成,而软件部分运行在Power PC上,Power PC通过NI软件代码响应硬件NI的请求并且向硬件NI发出控制信号。

从图1(b)中已经知道,按照传递数据方向的不同,可以将NI分成注入NI(Injection NI)和注出NI(Ejection NI)两部分。注入和注出NI的结构设计如图3所示,图中的GPIO接口传递PE和Switch之间的控制信号(握手信号),为控制通道。EMC是PowerPC对外部RAM的进行读写的控制器,为数据通道。

注入NI工作原理: PowerPC通过GPIO接口检测Switch的接收缓存是否空闲,如果空闲,则Switch发出一个高电平有效的Available信号给PowerPC,告知PowerPC此时可以向路由器注入数据。PowerPC发送数据包到NI的中间缓存(图中的RAM),当向RAM写好一个数据包后,PowerPC通过GPIO口向Switch发出一个Packet_Rdy信号,通知Switch此时可以开始提取数据包。Switch提取完一个数据包并释放了接收缓存后,就将Available置高,表示PowerPC可以向Switch发送下一轮数据包。这个过程表现出握手协议特征。每次握手完成一个数据包向网络的注入,因此注入NI和Switch的接收缓存的大小必须不小于一个数据包所占的存储空间。

注出NI工作原理:路由策略解析了数据包的目的节点后,目的节点的Switch接收到一个数据包所有的微片后将其组成一个完整的数据包,放在其缓存中。如果上一次中断响应信号Response已经被Switch收到(这时注出NI的RAM必定空闲),Switch就将数据包写入到注出NI的RAM中,同时向PowerPC发出中断请求信号Packet_Rdy。PowerPC响应该中断,从RAM里面提取数据包。提取完后,将Response信号置高,以此通知Switch此数据包已经成功发到PowerPC,可以进行下一轮数据包的注出。

4OFDM基带系统在平台上的验证

4.1 OFDM基带系统实现方案

OFDM的基本原理是把高速的数据流通过串并变换,分割为若干路低速的数据流,然后采用相互正交的子载波调制每路数据,并叠加在一起构成发送信号。在接收端用同样数量的子载波对发送信号进行相干接收,得到低速的数据信息后,再通过并串变换得到原来的高速数据流。OFDM基带系统细化的实现框图如图4所示。我们先对各模块运算量和存储资源进行了估算,然后参考FPGA内的PowerPC所提供的资源量,为各关键模块分配了资源核,完成了任务到图1所示的NoC硬件平台的映射。因为发送端和接收端的对等关系,我们只实现了从发送端16QAM调制到接收端16QAM解调之间的模块,信源和信宿端的数据处理不包括在本设计中。从信源发出的数据经过CRC、信道编码和交织等处理之后,进入16QAM调制模块(其他调制模式亦可)。我们的设计采用基于导频的信道估计方法,所以在发送端要在有效数据之间插入导频符号。为了避免无线信道高频部分的信号畸变和提高信号在时域的分辨率,我们将每个符号的882个有效采样数据映射到4096个子载波的低频部分。IFFT(Inverse Fast Fourier Transform )将频谱数据信号变换为时域信号。它是OFDM系统中最关键的模块,也是运算复杂度最高的模块。所以在图6中,发送端的4096点的基4-IFFT总共有6级蝶形结,接收端的FFT为2048点,不能采用基4-FFT,但是如果采用基-2FFT,总共有11级蝶形结,运算复杂度偏高。所以我们采用了2-4混合基FFT算法,5级基4蝶形结,1级基2蝶形结。时域串行的数据流经过加循环前缀,加窗和限幅等操作后,还需要在发送之前加入同步码。接收端进行相反操作。为了降低接收端FFT运算的复杂度,将接受到的数据先进行了2倍下采样。因为发送端和接收端在同一个NoC网络上,时钟全局同步,排线连接可靠,所以我们加入了一个信道模块,模拟了信号经过高斯白噪声信道的情况。需要说明的是,因为在PE内部对数据是按照数组进行处理的,所以在我们的模块框图中没有串并转换。

4.2 承载OFDM基带系统的软件无线电平台

完成了软硬件平台设计和OFDM应用向平台的映射之后,接下来用C语言对每个PE上的任务进行了描述。功能验证通过后,在NoC平台上进行联合调试。调试使用赛灵思的EDK和ISE开发工具。采用赛灵思公司的XC4VFX60系列FPGA,硬件实物图如图5所示。在接收端的信道估计模块后插入chipscope核,捕获的输出星座图如图6所示。因为在信道中加入了18 dB的高斯白噪声,所以星座图表现出一定的离散度。

4.3 OFDM基带系统性能分析

系统时钟频率是100 MHz,经过倍频的PowerPC工作时钟频率是200 MHz,而路由转发结构工作在50 MHz时钟频率下。

一个数据包从PE1注入网络,经过路径 (1) Switch1Switch2Switch3Switch7Switch6Switch5Switch4整个路由转发路径,总的传输延时为9.8。

本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文

一个数据包从PE1注入网络,经过路径 (2) PE1NI1Switch1Switch2NI2PE2NI2Switch2Switch3NI3PE3NI3Switch3Switch7NI7PE7NI7Switch7Switch6NI6PE6NI6Switch6Switch5NI5PE5NI5Switch5Switch4NI4PE4NI4Switch4,整个数据收发路径,数据包的传输延时为40.96μs。

映射在网络上的OFDM系统链路按照流水线的方式工作,处理一个OFDM符号的时长是 7.1624 s。因为在PE上的数据处理的最小单位是一个OFDM符号,而且运行在PowerPC上的软件程序是顺序执行的,没有进一步的流水和并行操作,这是导致单次OFDM处理时间较长的原因之一。NI设计中引入PowerPC的中断操作也是导致延时增大的原因。

OFDM系统的总功耗约为800 mW(只包括映射了OFDM功能模块的网络节点)。FPGA Slice资源的占用率为38.5%,Block RAM资源的占用率为89%。

5 总结

本文设计了一种基于NoC架构的软件无线电系统验证平台。根据OFDM系统在该平台上的建模实例,证明本设计是一个高效、可靠、灵活的软件无线电验证平台。一个以4×4 2-D mesh NoC 电路为基础的硬件平台在FPGA上的设计实现,用户可以通过在处理器核上加载软件的方式将无线通信关键技术映射到该硬件平台上,并且以OFDM基带算法为验证实例,提供了一个完整的软件无线电算法验证思路。硬件底层采用虫洞交换、确定路由、输出缓存队列(Virtual Output Queue,VOQ)机制,一种全新设计的NI完成硬件底层和处理器之间的数据交互。这个基于NoC架构的软件无线电验证平台具有很好的通用性和可扩展性,用户可以根据需要将平台扩展成应用实例需要的规模。设计者只需要改变软件代码就可以在这个平台上验证和实验各种软件无线电系统。

参考文献

[1] 唐睿, 陈霞, 谈振辉. 软件无线电的数字中频技术在WCDMA基站中的应用[J]. 北京交通大学学报, 2005,(05)

[2] 袁梦涛. 软件无线电中的数字信号处理及参数估记[D]. 浙江大学, 2002

[3] 李孟林. 从SoC到NoC的集成电路设计技术发展.半导体技术, 2008,33(3):190-192.

[4] 武畅.片上网络体系结构和关键通信技术研究[D]. 电子科技大学,2008

[5] 李磊. 片上网络NoC的通信研究[D]. 浙江大学, 2007

[6] Wang Ling, Hao Jianye and Wang Feixuan."Bus-Based and NoC Infrastructure Performance Emulation and Comparison," ITNG 2009 - 6th International Conference on Information Technology: New Generations, p 855-858, 2009.

[7] Delorme Julien and Houzet Dominique. "A complete 4G radiocommunication application mapping onto a 2D mesh NoC architecture," 4th International IEEE North-East Workshop on Circuits and Systems, NEWCAS 2006 - Conference Proceedings, p 93-96, 2006.

[8] Ogras, Umit Y, Challenges and promising results in NoC prototyping using FPGAs. IEEE Micro, v 27, n 5, p 86-95

[9] Genko, Nicolas, Noc Emulation:A tool and Design Flow for MPSoC. IEEE Circuits and Systems Magazine, v 7, n 4, p 42-51, Fourth Quarter 2007

[10] Bertozzi, Davide, NoC synthesis flow for customized domain specific multiprocessor systems-on-chip. IEEE Transactions on Parallel and Distributed Systems, v 16, n 2, p 113-129, February 2005.

[11] Xilinx Corporation. Xilinx Virtex-IV FPGA and EDK. Available:省略, 2010.

作者简介

篇10

嵌入式系统应用：工程师的世界

这次调查通过电子产品世界网站(省略)和“嵌入式技术和应用论坛上海和深圳站”两种方式发放调查问卷，在2008年8月22日～10月31日期间，我们总共收集了627份有效回函。从整体看，开发、设计工程师和项目经理占88％，他们是本刊的主流读者，也是嵌入式系统应用的主力军。从地域分布看，以北京(35％)、上海(26％)、深圳(33％)为中心的三大电子设计地域基本保持平衡，以成都为中心的西南地域(6％)正在崛起，成为电子设计和嵌入式应用的新热点。

MCU和MPU：ARM领先、FPGA崛起、百花齐放

在以微控制器(MCU)和微处理器(MPU)为核心的嵌入式系统中，ARMSoC的各种MCU／MPU占了半壁江山(图1)。ARM在嵌入式系统市场的领先地位，还可用从开发工具的调查结果上得到印证，图4显示ARM和Keil(ARM的子公司)的市场份额加起来有77％，比其他工具使用率要高得多。

值得注意的是，在处理器架构选择的调查中发现，基于CPU核的FPGA嵌入式应用大大增加，达到13％，这也说明，由于嵌入式系统应用的复杂性、安全性正在增加，产品的更新和设计周期缩短等要求，使得FPGA的优势得以体现，应用领域越来越宽广(见图1)。

具体MCU／MPU芯片厂家产品调查结果呈现百花齐放的态势，图2超过100个读者投票的处理器(第一梯队)只有Atmel8051、TI 320DSP和SAMSUNG(三星)ARM，超过80个投票的第二梯队有TI 430，Microchip 8bitPIC和NXPLPCARM。虽然已经剔除了22种投票数少于20个的MCU／MPU种类，但是余下的18个种类的确难分胜负。这也再次验证了嵌入式系统多样性的现状没有改变，即使ARM SoC已经统治了主流的32bitMCU市场，但是分到8家ARM授权半导体公司后，结果是在被分化，除了三星外，其他厂家并无特殊表现，这个现象值得深思。比较2007年的数据，前6名的名单中，Intel X86落榜，NXP LPCARM进入，三星的名次从2007年第6上升到2008年第2名(见图2)。

开发工具和操作系统的选择：注重价格和大众化

关于嵌入式开发工具、操作系统、语言和测试工具，调查结果显示工程师对于开发软件和工具的了解和使用已趋成熟，开源的嵌入式Linux、gC／OS-II和微软WinCE三种嵌入式操作系统占了近90％的市场份额，其中Linux仍然位居榜首。gC／OS-II紧跟其后，这表示了中国市场对于开源软件的认可和对于价格敏感，gC／OS-II和WinCE因为使用简单和大众熟悉受到特别青睐，而价格昂贵的商用RTOS产品VxWork、QNX则得票较少(见图3)。在开发工具方面，ARM公司(含其子公司Keil)占了77％的市场份额，独立工具厂商IAR保住了10％的份额，飞思卡尔的CodeWarror只有6％的市场，这和该公司在MCU／MPU市场份额基本匹配，7％其他选择主要来自日系MCU厂家，他们的用户多数是使用自己的开发工具(见图4)。

C语言的使用率继续增加，较2007年的60％，2008年达到了70％，汇编语言则从31％下降到18％。见图5。

泰克和安捷伦两大巨头依然把持着传统测试工具的市场，值得注意的是NI在经过大力宣传后，正在树立在嵌入式系统的影响和地位，此次调查获得了10％的投票，也说明了面向模型的设计方法和工具在嵌入式系统中正在得到广泛的关注(见图6)。

选择半导体厂家：习惯第一，服务至上

读者选择半导体公司的时候，近半数人选择是：过去曾经使用过这家公司的产品。这样的结果说明嵌入式系统的产品研发和生命周期比较长，设计者在考虑新的设计时要更多地考虑过去的经验、产品的更新换代和配套研发费用支出。使用过去已经使用过的芯片和工具有助于帮助企业降低风险、缩短研发时间和降低额外的工具支出。这个现象也让我们联想起许多半导体公司近年来纷纷推出32-16-8bit兼容的MCU产品，意在希望用户在升级32bit MCU的时候，外设和寄存器尽量和以前8-16 bit保持兼容。另外非常值得注意的是读者技术服务的要求(总体回复是25％)，在上海和深圳论坛的问卷反馈中，这个选择基本和“过去使用过这家公司的产品”反馈保持接近。这说明了虽然产品和价格是决定性因素，但是辅助于更加周到的技术服务，设计方案等软因素也能够打动设计人员的心(见图7)。

金融海啸：催生电子创新

美国金融海啸造成的实体经济形势恶化已经影响到包括中国在内的全球地域，电子和信息产业也难独善其身，电子和信息产业历来有在竞争中生存和创新的基因，谁将在严寒中生存下来，谁将创新出新的技术和产品，谁一定会在春暖花开时收获丰硕果实。但现实毕竟是残酷的，如何在金融海啸中把握电子创新的要点，克服困难，设计和生产出有竞争性的电子产品是大家特别关心的题目，嵌入式系统是电子产品的灵魂也是电子创新的引擎。2008年嵌入式应用调查中，本刊增加了两个全新的项目：“未来嵌入式应用的难度”和“您认为电子产品创新的方法”。

差异化产品设计的读者选择获得接近5成的投票，反映出目前电子产品同质化现象非常严重，寻求蓝海是电子设计和嵌入式应用创新的出路。除了降低成本增加功能外，采用先进的半导体器件、嵌入式软件、设计工具和生产方式进行创新的观点也得到了许多读者的认可。产品外观和uI(人机界面)的重要性在本次调查没有特殊的表现(3％)，略和业界的普遍观点有点出入，本刊明年将继续关注(见图8)。