组合电路的设计范文

导语：如何才能写好一篇组合电路的设计，这就需要搜集整理更多的资料和文献，欢迎阅读由公务员之家整理的十篇范文，供你借鉴。

篇1

关键词：组合逻辑电路；设计方法；特点

中图分类号：TN791 文献标识码：A 文章编号：1672-3791（2013）04（b）-0000-00

1 引言

组合逻辑电路是一种重要的数字逻辑电路。所谓组合逻辑电路是将门电路按照数字信号由输入至输出单方向传递的工作方式组合起来而构成的逻辑电路，这种电路反映的是输入与输出之间一一对应的因果关系。在组合逻辑电路中，任何时刻输出端状态，仅取决于该时刻各个输入端的状态，而与电路原来的输出状态无关，即电路没有记忆功能。从组合逻辑电路功能特点不难想到，电路的输出与历史状况无关，那么电路中就不能包含有存储单元。这就是组合逻辑电路结构上的共同特点。当组合逻辑电路的输出与输入之间，丧失规定的逻辑功能时，组合逻辑电路就发生了故障。

常用组合逻辑的种类很多，主要有加法器、译码器、编码器、多路选择器等。组合逻辑电路主要是基本逻辑门组成的。

2 组合逻辑电路的设计方法

组合逻辑电路设计是根据给出的逻辑问题，设计出一个电路去满足提出的逻辑功能要求。下面介绍3种组合逻辑电路的设计方法。

2.1 用基本的门电路设计

一般组合逻辑电路设计通常都是依据最简逻辑函数来进行的，这种方法简单明了，容易很快给出逻辑电路图。

组合逻辑电路的基本设计流程如下：

（1）根据电路的要求，列出对应的真值表；

（2）根据真值表，写出逻辑表达式，并化简；

（3）选用合适的门器件，将逻辑表达式转换为最简逻辑电路图；

（4）通过电路仿真或实物测试，检验电路的正确性。将EWB引入组合逻辑电路的设计和仿真，实现了从验证性实验到创新型实验模式的转变，可以引导学生自行设计出很多单元电路，为完成系统设计打下扎实的基础。

2.2 用最小项译码器设计

首先需要说明的是，不是所有的译码器都能设计成任意的组合逻辑函数，只有最小项译码器可以。具有n个地址输入端的最小项译码器，其输出端为 个，分别对应n变量的全部最小项，而任意n变量组合逻辑函数都可以写成唯一的最小项之和的标准形式。因此，只要将该逻辑函数所包含的最小项按一定规则连接起来即可。

2.3 用数据选择器设计

3 结束语

比较以上三种设计方法可以看出，用门电路设计简单明了，容易很快给出逻辑电路图，但电路中通常包含较多元件；用译码器设计需要附加简单门电路，但可以方便地实现相同输入变量下的多输出逻辑函数；用数据选择器设计，电路更为简单一些，且可实现两种输入变量数目，使用比较灵活，但只能做成单一输出，如果需要多路输出，则要用多片Ic分别实现，这一点不如译码器方便和经济。总之，三种方法各有特点，应根据所设计逻辑问题的需要选择。

参考文献

篇2

1明确教学目标

不管是哪一门学科的教学，明确教学目标都是非常重要的。只有明确了教学的目标，课堂教学才能够有序的进行。例如，某个高职机电院校的教师，其所教育的学生有一些基本的电子产品装配的经验，他们对新鲜的事物有较强的接受能力，并且十分喜欢亲自动手进行试验操作。由此，这名教师就通过对教材的分析和研究，为学生确立了“了解组合逻辑电路设计的步骤及其设计思维”的教学目标。这一教学目标需要学生积极的参与课堂内容，并且对课堂的内容进行简单的动手操作，制作出简单的电子产品。在教学进行的过程中，教师采用分组进行的教学方式，将学生固有的实习经验应用在课堂之中，从而提高学生的团队合作精神和学生对课堂的兴趣。

2改进教学方法

教学方法是应该不断的改进和创新的，固有的教学方法会随着时代的发展和特定情况的出现而受到影响，出现弊端。只有不断更新教学方法，才能避免旧方式弊端的出现。而且教学方法的巧妙运用能够明确学生学习的内容还能够提高课堂的积极性和学生的学习兴趣。例如，某校教师在课堂教学中采用情景教学的方式，在教学的过程中为学生设立各种问题，通过各种方式启发学生自主寻找答案。这种方法大大提高了学生的学习能力。除此之外，采用分组合作的方法或者任务驱动的方法也对课堂教学的效率提高有所帮助。

3教学的组织和实施

3.1情景设置，任务导入

对于情景的设置可以通过播放视频和图片的方式来进行。例如，为学生播放中国达人秀的视频，让同学们对节目海选中评委所使用的表决器进行观察，其后通过图片的方式对这种表决器的优点及其实用性进行分析和说明：这种表决器在各类综艺选拔类节目中普遍应用，不仅如此，在体育竞赛或者人大表决的时候也时常会应用到这种表决器。在视频和图片的帮助和引导之下，学生会逐渐的对课堂产生兴趣，从而开始对表决器的组织结构进行思考和分析。这种方式就大大的提高了学生的课堂效率和对课堂的集中程度。此外，还要做好课堂任务的布置。视频和图片的说明再具体详尽也不如学生亲自动手操作来的直观具体。所以，除了观看视频和图片之外，教师还可以鼓励同学进行简单的动手操作。以表决器为例，教师可以为学生播放表决器制作的的基本流程和理论，通过教师的讲解和学生自主的观察，在教师的引导下使学生运用组合逻辑电路设计的知识理论进行表决器的基础设计，从而使学生带着任务学习，激发学生在学习过程中的探索精神。

3.2实施任务

组合逻辑电路设计大约分为四个步骤：通过对逻辑问题的分析和理解列出真值表、通过真值表来进行逻辑表达方式的书写、再将逻辑表达方式进行简化和变换的输出、最后画出电路逻辑图。在教学过程中，为了使学生顺利的完成教学任务，一定要让学生合理有序的进行组合逻辑电路的设计，并且在教学的过程中对学生加以启发，使学生能够自主的思考问题并且提出问题。鼓励学生进行积极的思考，活跃自己的思维。也可以采用分组的形式对教学任务进行实行。将学生分成固定人数的小组，对小组内的各个成员进行合理具体的分工，这些分工可以包括采供部、销售部、产品研发部等等。其中采购部主要负责实验操作中所需要零件和工具的采集购买，以及对零件、仪器和制作出来的成品进行效果检测。

销售部的成员可以负责小组制作的产品在目前市场中的市场调研和信息采集。产品研发部可以负责查阅各项资料和相关的文献，对所要制作的产品进行深入的研究，并且及时对其所具有的新功能、这个物品在市场上的反馈以及其上一次进行的改良时间进行了解和分析，使小组将要制作的物品能够适应现代市场的需求，有合理的实用性。通过合理的分工合作和职能分配，可以将学生全部带入到动手操作的过程之中，并且使学生在各项调查和分析的过程中了解到更多关于组合逻辑电路设计的知识，使学生在学习组合逻辑电路设计的时候有更加清晰的认识，提高学生的动手能力和思考能力，调动了学生在课堂上学习的主观能动性。除此之外，在任务计划推行的过程中，教师也要对学生的操作能力和实践经验充分的了解和考虑，在课堂上教师主要负责引导学生，而学生作为课堂的主体来展开教学内容。教师可以通过多媒体讲解等方式来对学生作出示范，从而引导学生进行正确的实践流程。

此外，教师还要对学生无法掌握的重点和难点进行归纳和总结，将这些重点、难点详细的为学生进行讲解，还要对学生容易出现操作错误的部分进行及时的纠正和正确的操作演示。在学生遇到操作瓶颈的时候给予学生适当的启示和帮助，避免学生产生消极情绪。将自己的经验以及一些操作技巧传授给学生。例如，在进行操作的时候发现某一个小组的成员只懂得理论逻辑，并没有具体的实践经验，这就需要教师帮助学生对电路的设计进行构建以及变量的输出处理等等问题。在教师的协助之下学生通过自己的思考得出答案。在任务完成之后，小组成员之间要进行经验的交流和总结，归纳出本组所出现过的问题和情况。并且将小组作品进行班级内的展示，选派一位同学对本组产品的构造原理、设计思路等内容进行阐述和分析。最后教师对各组的产品进行分析和评价，及时向学生反馈学生操作中所出现的各类常见问题。对优秀的小组进行鼓励和赞赏，增强学生学习的自信心。

4结束语

篇3

【关键词】组合逻辑电路；电路设计；解决方法

随着数字电子技术的不断发展，数字电路已被广泛应用于现代数字通信、自动控制、数字计算机、数字测量等各个领域，并已深入我们的日常生活中。数字电路又称逻辑电路，可分为组合逻辑电路和时序逻辑电路两种。它们的区别在于时序逻辑电路有存储单元，具有记忆功能。而组合逻辑电路没有，它只由常用门电路组合而成，即没有从输出到输入的反馈连接，它的输出仅决定于该时刻的输入状态。在对组合逻辑电路原理进行设计时，可采用以下方法步骤：（1）分析设计要求，理清输入与输出的端口数和相互关系；（2）根据分析结果，设定变量并进行状态赋值，再列出相应的真值表；（3）由真值表写出逻辑电路的输出表达式；（4）利用卡诺图或逻辑公式将输出表达式进行化简；（5）根据最简表达式画出相应逻辑电路图。按照上述方法步骤，组合逻辑电路原理设计就完成了，但实际设计工作除此之外，还包括电路器件的选择，安装和调试等过程。而往往就是在这些环节中容易遇到问题，现将常遇问题及解决方法归纳如下：

1.接口电路的电平转换

在设计组合逻辑电路时，常常由于速度、功耗和带负载能力等问题需要将TTL门电路和CMOS门电路混合使用。这两种门电路的电源电压、参数指标等均有所不同，因此不能直接连接，而需要借助于接口电路。接口电路是指不同类型逻辑门电路之间或逻辑门电路与外部电路之间有效连接的中间电路。接口电路的设计主要分以下两种情况：第一，用TTL门电路驱动CMOS门电路。TTL门电路的电源电压为+5V，而CMOS的电源电压范围是3～18V，因此需要将TTL输出的高电平值升高来驱动CMOS门电路。方法是利用TTL门电路中的OC门做接口，适当选取OC门的外接电源和电阻来满足CMOS门电路对电源电压的要求。由OC门的功能分析可知，OC门输出的低电平约等于0.3V，高电平约等于UCC。所以，改变电源电压可以方便地改变其输出高电平。图1第二，用CMOS门电路驱动TTL门电路。方法是应用六反相缓冲器等专用接口器件直接驱动TTL负载电路，如图1所示。这类专用接口器件使用电源为+5V电源，与TTL负载电路一致，输入端允许超过电源电压，可与CMOS门电路电源相配合使用。

2.扇入问题

扇入问题是指门电路输入端口与实际电路输入端口的关系，一般分以下两种情况：（1）门电路多余输入端的处理设计电路时，需要用到的集成门电路的输入端多于实际电路需要的输入端数时，就需要将多余的输入端进行处理。在保证输入正确逻辑电平的条件下，可将多余的输入端接高电平或低电平。如果是与门或与非门，应将多余的输入端接高电平；如果是或门或或非门，应将多余的输入端接地或接低电平。为防止干扰，多余的输入端一般不能悬空。接高、低电平的方法可通过限流电阻接正电源或地，也可直接和地相连接，如图2所示。但要注意输入端所接的电阻不能过大，否则将改变输入逻辑状态。（2）门电路输入端少于实际电路需要输入端的处理当用到的集成门电路的输入端少于实际电路需要的输入端数时，可采用分组的方法进行解决。例如，实际电路需要与非门输入端口为A、B、C、D共4个，但集成门电路是2输入端与非门，可按以下分组连接解决，输出Y=，如图3所示。

3.扇出问题

逻辑电路的扇出问题，主要是指它的带负载能力，即在设计电路时，可能存在一个门电路的输出端所带的负载门太多，超出了它的带负载能力。门电路的带负载能力主要通过扇出系数N来说明，它代表电路能驱动同类型门电路的最大个数。当输出高电平、带拉电流负载时：如果NH≠NL，则把较小的个数定义为扇出系数。在设计电路时，可采用扇出系数大的门电路作为输出门。在设计组合逻辑电路时，除了以上所分析的问题外，还有一些细节需要注意的。如：用中规模集成电路实现组合函数会使电路连接简单很多；对逻辑表达式的变换与化简，是尽可能使其与给定的组合逻辑器件的形式一致，而不是单纯简化；设计时应考虑合理充分地应用组合器件的功能，应尽量选用结构原理比较简单的，但数量又少的器件来满足设计要求。综上所述，要成功设计出一个组合逻辑电路不容易，要设计一个结构简单、功能完整、参数合理的组合逻辑电路就更难，这需要设计者不断地去尝试、安装和调试，从设计的过程去积累经验。

参考文献

[1]余孟尝.数字电子技术基础简明教程(第三版)[M].高等教育出版社,2007,01.

[2]秀.电工电子学[M].高等教育出版社,2014,07.

篇4

关键词： 数字电路设计； 现代数字逻辑设计方法； 数字电路教学改革； 转换真值表

中图分类号： TN710?34； TP302.1 文献标识码： A 文章编号： 1004?373X（2014）07?0139?04

Research on the necessity of change in digital circuit design method

based on CPLD/FPGA

SHUANG Kai， CAI Hong?ming

（College of Geophysics and Information Engineering， China University of Petroleum （Beijing）， Beijing 102249， China）

Abstract： Application of large?scale programmable logic device has brought great flexibility to digital system design. The introduction of standard logic design language has greatly changed the design method， design process and design concepts of traditional digital system. As a technical foundation teaching link in the university， it should be adjusted accordingly. The problems of the traditional design approach and advantages of modern logic design methods are compared through the combinational logic and sequential logic design examples. By contrast， the modern logic design techniques has replaced the traditional method of digital system design and become the mainstream of the digital circuit design， which is the inevitable trend of development of electronic technology.

Keyword： digital circuit design； modern digital logic design method； digital circuit teaching reform； conversion truth table

0 引 言

20世纪90年代，国际上电子和计算机技术较为先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过类似软件编程的方式对其硬件结构和工作方式进行重构，从而使硬件设计像软件设计那样方便快捷。这就极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了数字逻辑电路设计技术的迅速发展。本文通过几个设计实例的对比阐述一个道理，随着数字电路中先进设计方法的引入，高等学校中数字电子技术的教学内容必须随之得到改善，使之与技术进步相互适应[1?3]。

数字电路根据逻辑功能的特点，分成两类，一类叫组合逻辑电路（简称组合电路），另一类是时序逻辑电路（简称时序电路）。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅取决于该时刻的输入，与电路初态无关。而时序逻辑电路任意时刻的输出不仅取决于当时的输入信号，还取决于电路原来的状态。本文从这两方面就传统手工设计存在的问题进行讨论。

1 组合逻辑设计中传统设计方法与可编程逻辑

设计方法的对比

列真值表，逻辑关系式，逻辑化简是组合逻辑设计的几个重要步骤。但这一经典的组合逻辑设计步骤并不总是必须的。实现特定逻辑功能的逻辑电路也是多种多样的。为了使逻辑电路的设计更简洁，通过各种方法对逻辑表达式进行化简是必要的。组合电路设计就是用最简单的逻辑电路实现给定逻辑表达式。在满足逻辑功能和技术要求基础上，力求电路简单、可靠。实现组合逻辑函数可采用基本门电路，也可采用中、大规模集成电路。

例1：三个人表决一件事情，结果按“少数服从多数”的原则决定这一逻辑问题[4?5]。在“三人表决”问题中，将三个人的意见分别设置为逻辑变量A、B、C，只能有同意或不同意两种意见。将表决结果设置为逻辑函数F，结果也只有“通过”与“不通过”两种情况。

传统的逻辑设计需要由下面的4个步骤完成：

（1） 列真值表

对于逻辑变量A、B、C，设同意为逻辑1，不同意为逻辑0。对于逻辑函数F，设表决通过为逻辑1，不通过为逻辑0。

根据“少数服从多数”的原则，将输入变量不同取值组合与函数值间的对应关系列成表，得到函数的真值表如表1所示。

表1 例1的真值表（共有23=8行）

[A＼&B＼&C＼&F＼&0＼&0＼&0＼&0＼&0＼&0＼&1＼&0＼&0＼&1＼&0＼&0＼&0＼&1＼&1＼&1＼&1＼&0＼&0＼&0＼&1＼&0＼&1＼&1＼&1＼&1＼&0＼&1＼&1＼&1＼&1＼&1＼&]

（2） 列逻辑函数表达式

三人表决器的逻辑表达式为：

[F=ABC+ABC+ABC+ABC] （1）

设N为上式中的逻辑项数，这时，共有逻辑项[N=C23+C33=4]项。

（3） 逻辑化简

三人表决器的逻辑表达式可化简为：

[F=BC+AC+AB]

（4） 画出逻辑电路图如图1所示。

尽管上面的分析看上去没有错误，但上例中的“三人表决器”设计给学生一个误导，好像按照上述的设计步骤就可以进行组合逻辑设计了。可以推导，若表决人数用[p]来表示，逻辑表达式的项数为[Np=k=p2+1pCkp，]其中[Ckp]为逻辑项的组合数。以[p=7]为例，这时表1中的表项为27=128项，式（1）中的逻辑项数N变为[N7=C47+C57+C67+C77=64]。

图1 例1的逻辑图

显然，随着表决者数量的增加，逻辑项数急剧增加，真值表不易绘制，逻辑公式无法手工书写，逻辑化简也非常困难。

多数表决器的逻辑公式由于过多的项数不易采用公式法化简。如果采用卡诺图化简法也会因输入变量过多而导致传统化简方法失效。

标准逻辑设计语言的出现给大规模逻辑设计带来了新的希望。硬件描述语言（HDL）的采用可以使设计者的精力集中于所设计的逻辑本身，不必过多的考虑如何实现这个逻辑以及需要用哪些定型的逻辑模块。这在以往中小规模集成电路逻辑设计与大规模可编程逻辑设计方法上产生了本质的差别。Verilog是一种以文本形式来描述数字系统硬件结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。在此，用Verilog设计一个“七人表决”逻辑，以考察采用现代逻辑设计方法较传统设计方法的优势。

在表决器的设计中，关键是对输入变量中为1的表决结果进行计数，如果把全部的逻辑状态列表分析，势必存在冗余的设计资源。根据多数表决的性质，考虑采用加法逻辑来统计表决结果，之后再判决加法器输出中1的个数即可实现该逻辑。Verilog设计如图2所示。

图2 七人表决的Verilog逻辑

在“七人表决”逻辑中，不再专注于每个逻辑变量状态的变化，只抓住关键问题多数表决有效，并用条件操作符“？”设计出所需的Verilog行为逻辑，剩下的实现问题交由计算机综合（synthesis）。可以看到，采用标准化的硬件描述语言，能有效地避开以往组合逻辑设计中逐一考察每个输入逻辑状态所带来的逻辑状态分析的爆炸，从而可以用较短的设计时间得到正确的逻辑输出。众所周知，加法器、比较器都是传统的组合逻辑教学内容，但以往的教学中由于采用手工分析方法，很难把这些不同的逻辑设计内容综合考虑进来。笔者认为，现代逻辑设计方法的引入将逐渐转化人们对传统逻辑设计中的关注点，势必引起逻辑设计教学方法的更新。有必要加大逻辑功能综合设计的内容，减少元器件级逻辑单元选型在教学中的比例。

2 时序逻辑设计中传统设计方法与现代可编程

逻辑设计方法的对比

数字电路的另一类设计内容是时序逻辑设计。时序逻辑设计分为同步与异步时序逻辑设计。一般地，同步时序逻辑设计的难度要高于异步时序逻辑。因此，也在时序逻辑电路设计上占有较多的学时。如果在教学改革中仅把可编程逻辑设计作为传统时序逻辑设计内容的补充，不但不能使学生体会到先进的计算机辅助逻辑设计所带来的便捷，还可能使学生按照传统的手工时序逻辑设计步骤去理解可编程时序逻辑，导致时序逻辑设计的复杂化，增加逻辑验证的成本。因此，有必要探讨传统设计方法与现代逻辑设计方法之间的差别。下面根据一个典型的时序逻辑设计来说明。

例2：试设计一个序列编码检测器[6?7]，当检测到输入信号出现110序列时，电路输出1，否则输出0。

这个序列编码检测器如果按照传统的时序设计步骤，将会异常繁琐：

（1） 由给定的逻辑功能建立原始状态图和原始状态表

从给定的逻辑功能可知，电路有一个输入信号A和一个输出信号Y，电路功能是对输入信号A的编码序列进行检测，一旦检测到信号A出现连续编码为110的序列时，输出为1，检测到其他编码序列时，输出为0。

设电路的初始状态为a，如图3中箭头所指。在此状态下，电路输出[Y=0，]这时可能的输入有[A=0]和[A=1]两种情况。当CP脉冲相应边沿到来时，若[A=0，]则是收到0，应保持在状态a不变；若[A=1，]则转向状态[b，]表示电路收到一个1。当在状态[b]时，若输入[A=0，]则表明连续输入编码为10，不是110，则应回到初始状态[a，]重新开始检测；若[A=1，]则进入状态[c，]表示已连续收到两个1。在状态[c]时，若A=0，表明已收到序列编码110，则输出[Y=1，]并进入状态d；若[A=1，]则收到的编码为111，应保持在状态[c]不变，看下一个编码输入是否为[A=0；]由于尚未收到最后的0，故输出仍为0。在状态[d，]若输入[A=0，]则应回到状态[a，]重新开始检测；若[A=1，]电路应转向状态[b，]表示在收到110之后又重新收到一个1，已进入下一轮检测；在[d]状态下，无论[A]为何值，输出[Y]均为0。根据上述分析，可以得出如图3所示的原始状态图和表2所示的原始状态表。

图3 例2的原始状态图

表2 例2的原始状态表

[现态

[（Sn）]＼&次态/输出[Sn+1Y]＼&现态

[（Sn）]＼&次态/输出[Sn+1Y]＼&[A=0]＼&[A=1]＼&[A=0]＼&[A=1]＼&[a]

[b]＼&[a/0]

[a/0]＼&[b/0]

[c/0]＼&[c]

[d]＼&[d1]

[a/0]＼&[c/0]

[b/0]＼&]

（2） 状态化简

观察表2现态栏中[a]和[d]两行可以看出，当[A=0]和[A=1]时，分别具有相同的次态[a、][b]及相同的输出0，因此，[a]和[d]是等价状态，可以合并。最后得到化简后的状态表，见表3。

表3 例2经化简的状态表

[现态

[（Sn）]＼&次态/输出[Sn+1Y]＼&现态

[（Sn）]＼&次态/输出[Sn+1Y]＼&[A=0]＼&[A=1]＼&[A=0]＼&[A=1]＼&[a]

[b]＼&[a/0]

[a/0]＼&[b/0]

[c/0]＼&[c]

＼&[a1]

＼&[c/0]

＼&]

（3） 状态分配

化简后的状态有三个，可以用2位二进制代码组合（00，01，10，11）中的任意三个代码表示，用两个触发器组成电路。观察表3，当输入信号A=1时，有abc的变化顺序，当A=0时，又存在ca的变化。综合两方面考虑，这里采取00011100的变化顺序，会使其中的组合电路相对简单。于是，令a=00，b=01，c=11，得到状态分配后的状态图，如图4所示。

图4 例2状态分配后的状态图

（4） 选择触发器类型

这里选用逻辑功能较强的JK触发器可以得到较简化的组合电路。

（5） 确定激励方程组和输出方程组

用JK触发器设计时序电路时，电路的激励方程需要间接导出。表4所示的JK触发器特性表提供了在不同现态和输入条件下所对应的次态。而在时序电路设计时，状态表已列出现态到次态的转换关系，希望推导出触发器的激励条件。所以需将特性表做适当变换，以给定的状态转换为条件，列出所需求的输入信号，称为激励表。根据表4建立的JK触发器激励表如表5所示。表中的[x]表示其逻辑值与该行的状态转换无关。

表4 JK触发器特性表

[[Qn]＼&[J]＼&[K]＼&[Qn+1]＼&[Qn]＼&[J]＼&[K]＼&[Qn+1]＼&0＼&0＼&0＼&0＼&1＼&0＼&0＼&1＼&0＼&0＼&1＼&0＼&1＼&0＼&1＼&0＼&0＼&1＼&0＼&1＼&1＼&1＼&0＼&1＼&0＼&1＼&1＼&1＼&1＼&1＼&1＼&0＼&]

表5 JK触发器的激励表

[[Qn]＼&[Qn+1]＼&[J]＼&[K]＼&[Qn]＼&[Qn+1]＼&[J]＼&[K]＼&0＼&0＼&0＼&[x]＼&1＼&0＼&[x]＼&1＼&0＼&1＼&1＼&[x]＼&1＼&1＼&[x]＼&0＼&]

根据图4和表5可以列出状态转换真值表及两个触发器所要求的激励信号，见表6。

表6 例2的状态转换真值表及激励信号

[[Qn1]＼&[Qn0]＼&[A]＼&[Qn+11]＼&[Qn+10]＼&[Y]＼& 激励信号＼&[J1]＼&[K1]＼&[J0]＼&[K0]＼&0＼&0＼&0＼&0＼&0＼&0＼&0＼&[x]＼&0＼&[x]＼&0＼&0＼&1＼&0＼&1＼&0＼&0＼&[x]＼&1＼&[x]＼&0＼&1＼&0＼&0＼&0＼&0＼&0＼&[x]＼&[x]＼&1＼&0＼&1＼&1＼&1＼&1＼&0＼&1＼&[x]＼&[x]＼&0＼&1＼&1＼&0＼&0＼&0＼&1＼&[x]＼&1＼&[x]＼&1＼&1＼&1＼&1＼&1＼&1＼&0＼&[x]＼&0＼&[x]＼&0＼&]

据此，分别画出两个触发器的输入J、K和电路输出Y的卡诺图，如图5所示。图中，不使用的状态均以无关项x填入。

图5 激励信号及输出信号的卡诺图

化简后得到激励方程组和输出方程。

[J1=Q0AK1=AJ0=AK0=AY=Q1A]

（6） 画出逻辑图，并检查自启动能力

根据激励方程组和输出方程画出逻辑图，如图6所示。

图6 例2的逻辑图

如果发现所设计的电路不能自启动，还应修改设计，直到能自启动为止。

由上面所列举的设计方法可以想见，继续增加检测位数会使逻辑设计更加复杂。

从上例可以看到，传统的时序逻辑设计方法尽管可以用来实现时序逻辑的设计，但设计步骤不仅复杂且需要设计者大费周折。可以预见，使用传统的时序逻辑设计方法设计复杂时序电路的难度很大。那么，采用什么方法才能使教学与现代逻辑设计技术接轨呢？

时序电路也被称为有限状态机（FSM）[6，8]，因为它们的功能行为可以用有限的状态个数来表示。在与可编程逻辑设计的对比分析中，这里采用FSM设计这个序列检测器。

根据图3的状态转换图（采用图4中化简的状态转换图亦可），给逻辑状态[a，b，c，d]分别分配以Gray编码（00，01，11，10）。之所以采用Gray编码方法，是可以省掉序列检测中的计数检测。序列检测器的FSM逻辑如图7所示。经仿真验证，符合设计要求。

图7 例2的FSM实现

从上面的对比可以看出，传统时序逻辑设计以人工逻辑分析为基础，现有逻辑器件为基础构件，历经基本逻辑方程转换及最后的状态验证等多个环节，设计周期长，仅适合设计小规模、时序简单的逻辑单元[9]；现代标准逻辑设计语言的设计方法以逻辑状态转换本身为要点，从逻辑门与触发器级逻辑设计上升的行为逻辑设计，更易于用来设计复杂的现代大规模时序逻辑。

3 结 论

现代逻辑设计方法的引入将逐渐转化人们对传统逻辑设计的关注点，大学基础教学中逻辑电路的设计方法也应随着这一技术的引入更新它的内容，改变传统逻辑设计占主导地位的现状。可以预见，大规模可编程逻辑器件的引入将会从根本上改变数字电子技术的教学模式。现代逻辑设计概念的引入，减少手工逻辑设计方法的比重、增加现代数字电路设计方法，注重基本概念的灵活运用都是数字电路教学改革的选题。广泛开展现代逻辑设计方法的研究，势必带来逻辑设计方法教学的变革。对于高等学校的教师来说，做好改革的思想准备已经是刻不容缓的了。

参考文献

[1] 鲍家元，毛文林.数字逻辑[M].北京：高等教育出版社，2002.

[2] 吕乐，杨爱琴.谈《数字电路与逻辑设计》课程教学改革[J].中国成人教育，2008（3）：125?127.

[3] 李小珉，叶晓慧.深化《数字电路与逻辑设计》课程改革[J].长江大学学报：自科版，2004，1（4）：124?125.

[4] 侯建军，路而红，熊华刚，等.数字电子技术基础[M].2版.北京：高等教育出版社，2007.

[5] 易亚军.《数字电子技术》教学研究[J].教育研究，2008（6）：121?122.

[6] 康华光，邹寿彬，秦臻.电子技术基础：数字部分[M].5版.北京：高等教育出版社，2006.

[7] 邓水先.《数字逻辑电路》课程的教改探索[J].职业教育研究，2008（8）：68?69.

篇5

关键词：数字逻辑；课堂教学；实验教学

作者简介：徐银霞（1979-），女，湖北武汉人，武汉工程大学计算机科学与工程学院，讲师。（湖北 武汉 430073）

中图分类号：G642.421 文献标识码：A 文章编号：1007-0079（2013）28-0104-02

“数字逻辑”是计算机专业一门重要的硬件基础课程，其主要目的是使学生掌握数字系统分析与设计的理论知识，熟悉各种不同规模的逻辑器件，掌握各类逻辑电路分析与设计的基本方法，为数字计算机或其它硬件电路分析与设计奠定基础。[1]“数字逻辑”课程教学一般采用课堂教学与实验教学相结合的方式，使得学生掌握数字电路分析与设计的一些理论知识，同时培养学生电路设计、制作与调试以及分析问题、解决问题的能力。学生的学习效果一直是教学当中的重中之重，因此如何有效利用有限的理论与实验教学时间培养学生的综合素质是一个值得探讨的问题。笔者结合多年的教学实践经验，分别对课堂教学和实验教学环节就“数字逻辑”课程的教学方法做一次探讨。

一、“数字逻辑”课程的课堂教学

课堂教学效果直接决定学生理论知识掌握的程度，也影响随后的实验及实践能否顺利进行。在课堂教学中采用任务式教学、课堂讨论、电路仿真演示以及硬件描述语言电路设计等方式进行教学，取得了满意的效果。

1.任务式教学

明确任务，使学生掌握方法，做到举一反三。教学过程中将 “数字逻辑”课程的知识点归纳整理成若干个任务。比如数字电路按逻辑功能分成组合逻辑电路和时序逻辑电路两大类，主要的问题是电路分析与设计两个方面。按电路规模要求重点掌握的是小规模和中规模电路，所以任务主要有小规模组合电路的分析、小规模组合电路的设计、中规模组合集成芯片、中规模组合电路分析、中规模组合电路设计；小规模时序电路分析、小规模时序电路设计、中规模时序集成芯片、中规模时序电路分析、中规模时序电路设计等等。对于每一个问题明确任务，分析解决办法，归纳一般的解答步骤及注意事项，举例证明方法的可行性。比如对于中规模组合芯片的学习，仅以数据选择器为例，引导学生上网查阅芯片资料，阅读资料找出芯片的功能表、输出表达式，逻辑图和引脚图以及典型应用。这样，学生不仅掌握了该芯片的全部知识要点，还可以掌握中规模组合集成芯片这类芯片的学习方法。此后，对于所有此类芯片学生都能够通过自行查找芯片资料来掌握，节约了课堂时间，学生也获得了自主学习的成就感。

2.增加课堂讨论

精讲多练，给予学生充分的讨论时间。为提高学习效果，在提出任务、介绍原理及方法后，布置课堂练习。学生可以一边练习一边自由讨论，已理解的同学在讨论中充当老师，可以加深印象，巩固知识；而没有理解的同学可以在讨论中积极主动地学习，同时也激发了学生后续学习的积极性，比教师反复讲解的效果好。这种方式可以避免“满堂灌”式的教学方式，活跃课堂气氛，创造学习氛围，提高学习兴趣，实践证明取得了良好的效果。

3.电路仿真演示

在数字电路分析与设计的理论教学过程中，很多学生会觉得枯燥且难以理解。借助Multisim11.0仿真软件进行数字电路的模拟和课堂演示，可以直观地显示电路的功能和时序电路的时序波形。比如在讲解中用16进制计数器74161实现12进制计数器时，其中复位法可通过置0或者异步清零两种方法使得计数器从11回0，但置0法必须在计数到1011时使得置数端为0，异步清零必须在计数器为1100时使得清零端为0才能保证计数器为12进制。如果仅用理论讲解学生比较难理解，但通过仿真演示后学生能够恍然大悟。因此仿真软件的使用可以使“数字逻辑”理论课的教学更加生动活泼，而且学生在遇到疑问时也可以通过仿真软件进行验证。学生通过直观的仿真结果，对电路的工作过程进行透彻的分析，提高了学习的兴趣和效率，促进自学能力和创新能力的提高。

4.引入硬件描述语言

硬件描述语言用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式，适合大规模系统的设计。在教学的过程中将硬件描述语言Verilog HDL引入课堂，比如在讲解逻辑门、数据选择器、触发器、计数器等基本单元电路的原理之后，给出模块对应的硬件描述语言，演示仿真波形和综合结果。学生从仿真波形中观察信号的逻辑变化，对数字逻辑电路的掌握更加透彻，同时也丰富了教学内容。Verilog HDL语言是一种非常实用的硬件描述语言，易学易用，学生只要有C语言编程基础，便容易掌握。编程也可以实现电路设计，同学们感到非常新奇，将被动学习变为主动学习，提高学习兴趣，取得了很好的教学效果。

二、“数字逻辑”的实验教学

“数字逻辑”是一门实践性很强的课程。[2]通过数字电路设计实验，学生可以基本掌握数字电路的设计、制作与调试步骤，学会借助万用表、示波器等实验仪器排除实验当中遇到的各种故障，从而独立分析设计各种规模的数字电路。实践教学中将传统实验、仿真实验与硬件描述语言设计三种类型实验相结合，三者互为补充，提高实验效果，充分培养学生的综合实践能力。

1.传统实验

传统实验项目一般利用面包板及用中小规模芯片完成电路设计。其接线模式可以使学生直观了解数字电路是如何工作的，从而掌握电路测试、调试以及维修技能。但是部分学生视这一过程为简单的连线工作，往往只注重结果，不重视过程，造成实验课就是反复的接线和碰运气，学生不能驾驭整个实验过程，产生畏难和退缩心里。在实验课前要求学生书写预习报告，自主设计实验方案，进行原理图设计、芯片选型，上网查阅芯片资料，掌握阅读芯片资料的方法，进行实验方法设计，可以避免机械化操作，学会排除故障，增强操作信心。

在实验过程中，学生不可避免地会遇到种种问题，导致实验结果出错：可能是电路设计或连线过程中出现了问题，也有可能是实验设备或实验器材出现了故障。教师应该指导学生借助实验仪器找到故障点，发现问题之所在，并想出解决办法。在未来的实际工作中，学生将会遇到各种各样的问题，而实验课正是锻炼如何解决这些问题的好机会。因此实验中应该向学生讲明排除故障的必要性，并引导其对独立解决各种疑难问题的兴趣，增强其信心，令其克服畏难情绪。一旦学生掌握了排除故障的方法，独立解决了问题，他们就会很有成就感，甚至就此对排除故障产生了浓厚的兴趣。[3]实践表明学生能自主完成所有设计，自主分析讨论实验过程中碰到的问题，逐个排查故障点，最终完成电路调试。

2.仿真实验

传统实验适于以验证性实验为主的一些中小规模电路的构建与测试。对于一些比较复杂的设计性和综合性实验则比较费时，如数字钟、抢答器、拔河游戏机、彩灯控制器等。而且在实验过程中常常因一根导线连接错误、一个连接点接触不良，就致使实验受阻甚至无法完成，给学生以挫折感，影响学生的实验兴趣，不利于动手能力的培养。

Multisim11.0是一个集原理电路设计和电路功能测试为一体的虚拟仿真软件，其元器件库提供了数千种电路元器件供实验选用，其中包含了数字器件。虚拟测试仪器仪表种类齐全，如数字万用表、函数信号发生器、示波器、直流电源、数字信号发生器、逻辑分析仪等，可以设计、测试和演示各种电子电路。[4]采用Multisim11.0软件进行仿真实验，使学生能充分发挥想象力，按照自己的想法创建各种电路，从而摆脱实验箱的束缚。实践证明将Multisim11.0应用于实验教学，能够使学生提高学习的兴趣，增加学习乐趣，充分发挥学生独立思考和创新的能力，提高学生的综合实践能力。

3.硬件描述语言开发数字电路

当数字逻辑电路及系统的规模比较小而且简单时，用电路原理图输入法基本足够了，但是需要手工布线，需要熟悉器件的内部结构和外部引线特点，才能达到设计要求。当电路规模大时工作量会相当大，实验时间往往不能保证。随着可编程逻辑器件的广泛应用，硬件描述语言已成为数字系统设计的主要描述方式，采用硬件描述语言进行数字电路的设计，可以实现从传统的验证性实验到分析设计性实验课的转变。利用Verilog HDL硬件描述语言进行数字钟、抢答器、交通灯控制电路等的设计，要求学生利用课堂知识进行编程、仿真、综合和下载到可编程逻辑器件中运行以观察结果。学生还可以按照自己的想法自行设计其它数字电路进行仿真、下载调试，提高学生学习兴趣和综合实践能力。

此外还通过举办电子设计竞赛、综合设计等方式激发学生的学习兴趣，提高学生自主学习、独立分析问题和解决问题的能力，也提高了学生综合应用的能力，收到了良好的教学效果。

三、结论

数字电子技术的应用已经渗透到人类的各个方面，从计算机到手机，从数字电话到数字电视，从家用电器到军用设备，从工业自动化到航天技术，都采用了数字电子技术。[5]因此“数字逻辑”课程对于计算机及相关专业来说是一门很重要的课程。笔者结合多年的教学实践经验，对“数字逻辑”课程的教学方法进行深入探讨，在课堂教学中采用任务式教学，增加课堂讨论，借助仿真软件进行电路演示，利用硬件描述语言进行复杂数字系统设计；在实验教学中将传统实验、仿真实验和硬件描述语言实验有机结合、互为补充，激发学生的学习兴趣，培养学生的综合能力，取得了很好的教学效果。

参考文献：

[1]康华光.电子技术基础（数字部分）[M].第5版.北京：高等教育出版社，2006.

[2]孙丽君，张晓东，鲁可.“数字电子技术”课程教学改革探析[J].中国电力教育，2013，（13）：67-68.

[3]王宇，崔文华，王宁，等.兴趣导向的数字电路设计实验改革[J].计算机教育，2010，（17）：38-40.

篇6

关键词：数字电路 教学 课堂教学 实验教学

中图分类号：TN79-4 文献标识码：A 文章编号：1007-9416（2012）09-0121-02

数字电路是电子信息类专业的一门学科基础课程，通过本课程的学习，同学们能够了解数字电子技术的基本概念、数字逻辑电路分析和设计方法，掌握常用集成电路芯片的使用，实现简单数字应用电路设计，为后续有关专业课程学习和解决工程实践中遇到的数字逻辑问题打下良好的基础，培养具有一定创新能力的应用型人才。

数字电路是现代电子系统的必要组成部分，从一般的数字逻辑电路、微处理器控制电路、到复杂的信号处理系统，无不留下数字电路的身影，因此掌握数字电路分析、设计方法和测试方法是电子信息类专业的基本要求。

1、对数字概念的建立是该门课程的重要基础。

数字电路是真正接触数字逻辑、数字概念的第一门课，这部分概念的掌握与否，直接影响到后续课程的学习，比如：微机原理、单片机原理、数字信号处理和EDA等。

（1）逻辑量概念和逻辑运算是数字电路的基础，逻辑量是用来表示事件是否发生的物理量，在具体电路实现上用高低电平来表示逻辑量0和1。逻辑关系表示了事件之间的因果关系，在具体电路方面用各种门电路来实现。

（2）编码方法、二进制概念、算术运算是数字逻辑的具体应用。用多位有序逻辑量排列来表示不同的符号和不同的数就形成了编码，其中二进制是表示数的一种常用方法，这时的0和1也变成了数，但是其运算电路实现仍然是用逻辑电路来实现的。

比如一位全加器就是一个典型的二进制运算器，其运算规则是按照二进制运算进行的，每个变量的值，代表真实的二进制数0和1，但是其实现电路有时按照逻辑电路来实现的。

假设一位全加器的输入信号两个加数分别为Ai，Bi与低位进位Ci-1，输出信号分别为和Si与进位Ci，则得到真值表如下。

由上述逻辑表达式就可以得到一位二进制全加法器，如果有多个这样的二进制全加器就可以实现多位二进制加法器，实现加法运算。

2、组合逻辑电路和时序逻辑电路的分析和设计是数字电路教学的主要内容

组合逻辑电路的分析和设计主要包括各种门电路和一些常用组合逻辑电路，这部分内容是逻辑运算关系的具体实现，也是一些常用小规模集成电路原理理解和应用的具体实现，特别是译码器74LS138和数据选择器74LS151的理解和应用。

时序逻辑电路的分析和设计主要包括触发器原理介绍、由触发器构成的时序电路和中小规模集成电路的应用，这部分内容是数字电路教学的主要内容，特别是用时序电路来解决具体应用问题时，如何把具体问题转换成电路设计问题时一大难点。其中两个重要的集成电路模块是移位寄存器74LS194和异步复位十六进制计数器74LS161。

组合逻辑电路和时序逻辑电路是按照电路中有无触发器来区分的两种电路形式，实际时序逻辑电路中往往肯定包含组合电路，按照一定的分析和设计思路，就可以顺利完成电路的分析和设计。

图一是用译码器和数据选择器分别实现全加器的电路图，我们在输入端用拨动开关来表述不同的输入信号，在输出端用发光二级管来表示输出结果，这样非常直观，利于同学们的理解。

（b）用74LS151数据选择器实现

图1 全加器实现与演示

3、积极改进教学内容，注重应用技能的培养

数字电子技术的发展、电子设计手段的进步已经发生了巨大的变化，但是我们教材的主要内容和20多年前没有大的变化，强调数字技术的基础性，在门电路、集成电路方面花了很多的篇章，这也是现在同学们学习时比较难掌握的部分，但是这一部分也是绝大部分同学今后很少用到的部分。另外一方面，现代设计所需要的CPLD、FPGA知识和HDL语言没有介绍或介绍不够。因此，我们在教学中，弱化门电路和集成电路的教学，强调集成电路的功能和接口条件，在介绍集成电路芯片的同时，介绍其Verilog HDL描述。这样对照硬件和软件进行学习，相互印证，能够得到比较好的效果。这种学习方法，可以适应硬件设计的软件化设计趋势。

4、积极改进理论和实验教学方法，加强动手能力的培养

在数字电路教学中多讲解各种实用电路的设计和实验，可以提高课程教学的效果，帮助同学们理解数字电路理论教学内容，增强同学们感官认识和动手能力。现在数字电路实验特别是多个集成电路芯片的实验因为接线问题，常常影响同学们的实验效果，甚至得不到所需要的结论。另外硬件实验要花费较多的时间资源和硬件资源，并且以后的工作需要更多的是软件仿真工作，因此仿真工作是很多设计过程中不可或缺的一个重要环节。因此在教学过程中我们要求学生掌握Multisim仿真软件。通过老师演示，学生自己仿真，花时间少，可以充分发挥自己的想象。

Mutilsim软件具有非常强大的功能，不仅可以满足数字电路的仿真还可以满足模拟电路的仿真要求，系统提供了大量的信号源和测试设备，使系统的运行看起来非常逼真。系统还可以实现硬件描述语言编程的仿真，还可以进行CPU软件编程程序的仿真，因此建议同学们掌握Mutilsim软件的使用。（如图2）

图2是60进制计数器的电路，图中不仅包含由两个74LS161组成的60进制计数器，还包含了两个数码管驱动电路和两个7段数码管。这样通过仿真软件实现具有下列优点：

（1）可以方便地修改60进制计数器的各种设计方法，只需简单修改就可以实现同步计数电路、异步计数电路、同步置零、异步清零等计数器控制策略；

（2）可以方便地实现其他进制的计数器，如果采用74LS160电路可以更简单；

（3）进一步理解数码管驱动电路的原理和使用方法。

（4）进一步理解数码管的模块的连接方法。

本文针对数字电路课程教学中的数字电路概念、教学内容和教学方法等问题做了比较具体的分析，并用具体实例进行了说明。

参考文献

[1]谢剑斌，李沛秦等.在“数字电子技术”教学中培养学生创新能力.电气电子教学学报，Vol.32，No.6，2010.12.

[2]张振亚.数字电路教改探讨.西南民族大学学报·自然科学版第37卷5，2011.5.

[3]宋伟，朱幼莲.“数字电路”课程设计教学改革探索.江苏技术师范学院学报Vol.17，No.8，2011.8.

篇7

中图分类号:TN702文献标识码:A

文章编号:1004-373X(2009)19-128-03

Application of Max+plus Ⅱ in Class Teaching of the Phenomenon of Race and Competition

MIAO Changxin1,LI Guilin2

(1.Information and Electrical Engineering,China University of Mining and Technology,Xuzhou,221008,China;

2.Electronic Engineering and Automation,Xuzhou Normal University,Xuzhou,221116,china)

Abstract:The phenomenon of the race and competition is very important and difficult in teaching the″Digital Circuit″course.In order to improve the students′ understanding and griping on the abstract point,taking an ″2 gate″ as example,through the steps of design input,compiler,time sequence simulation and timing.An assistant method by applying Max+plus Ⅱ to the class teaching is introduced.Through the timing simulation result,it can not only view the ″hurr″ in the output,but also find the reason by computing and avoid it effectively.It proves that this method has improved the teaching quality greatly.

Keywords:combinational circuit;phenomenon of the race and competition;burr;Max+plus Ⅱ;time sequence simulation

0 引 言

组合逻辑电路中的“竞争与冒险”现象是“数字电路”课程中的一个重要知识点,对该知识点的正确理解和掌握,有助于学生在设计复杂数字系统时,正确判断是否存在冒险及如何避免冒险。对该内容的讲解,一般方法是:在假设存在一定传输延迟时间的基础上,分析当多路信号同时发生变化时,输出产生 “毛刺”的原因。这种教学方法只能让学生对该知识点的理解停留在表面,为了加深学生对该内容的理解和掌握,更大地提高授课效率,笔者尝试以Max+plus Ⅱ软件为工具,采用直接演示操作的方式[1,2]来讲解该部分内容。教学实践证明,由于Max+plus Ⅱ软件操作简单,并且它提供了很好的仿真及定时分析的作用,使得学生能够理论联系实际地加以学习和思考,从而对组合电路竞争与冒险现象的成因及消除有了更清晰的认识。

1 组合逻辑电路的竞争与冒险现象与Max+plus Ⅱ

“竞争与冒险现象”产生的关键原因是导线和单元器件造成的信号传输延时,同时当输入多路信号的电平值发生变化时,在信号变化的瞬间造成组合逻辑的输出有先后顺序,并不是同时变化,往往会出现一些不正确的尖峰信号,这些尖峰信号称为“毛刺”, 如果一个组合逻辑电路中有“毛刺”出现,就说明该电路存在“竞争冒险”现象[3-5]。

Max+plus Ⅱ是美国Altera公司推出的PLD开发系统,利用该软件系统提供的原理图编辑器、编译器、仿真器及定时分析器,可以很方便地观察输出电路中的“毛刺”,找出产生的原因并消除它[6,7]。

2 Max+plus Ⅱ在“竞争与冒险现象”的课堂教学中的应用

课堂上以最简单的与门为例进行操作演示说明。

2.1 原理图输入

打开Max+plus Ⅱ软件,新建一个原理图文件(Graphic Editor),将两输入与门(and2)及两个输入端口(input)及一个输出端口(output)从Symbol Libraries 中调出,连线,并将端口分别命名为A,B,C,如图1所示。电路设计好之后,保存文件并检查错误(“File”“Projec”“t”“save&check”)。

图1 两输入与门设计原理图

2.2 设计编译

首先打开菜单“Assign”“Device”,为所设计的电路指定某个目标器件为FLEX10K系列,型号为EPF10k10lc84-4,如图2所示。然后打开“Assign”“Pin/Location/Chip”给节点A,B,C分别分配引脚为1,2,3,如图3所示。

图2 选择器件(Device)对话框

图3 分配引脚对话框

然后运行编译器(Compiler),因为只有进行时序仿真才能观察到“毛刺”现象,所以,在编译前要设定时序仿真(ProcessingTiming SNF Extractor),编译器将进行错误检查、网表提取、逻辑综合、器件适配,并产生仿真文件。

2.3 时序仿真

Max+plus Ⅱ支持功能仿真和时序仿真。时序仿真是在选择了具体器件并完成布局布线后进行的包含定时关系的仿真[8],只有通过时序仿真才可能查看到竞争与冒险现象。

新建一个波形图文件(Waveform Editor),因为要观察由于竞争而产生的“毛刺”现象,所以这里要注意设置一个信号同时发生变化的时刻,然后运行仿真器(Simulator),添加的输入波形及仿真运行结果如图4所示。

图4 时序仿真波形图

由仿真结果可以很清楚地看到,输出C的波形有一处为“毛刺”,即理论应该为逻辑0,可它却为逻辑1。

2.4 毛刺产生的原因及宽度计算

Max+plus Ⅱ提供的定时分析器(Timing Analyzer)可以用来分析所设计电路的时间性能,打开其中的延时矩阵分析模式,见图5,可以查看源节点和目标节点之间的传播延时。

图5 传播延时矩阵

由图5可得知:由A传输到C所造成的传输延迟时间为123 ns,由B输出到C所造成的传输延迟时间为12.8 ns,假设与门的内部延时是0.2 ns,则,对信号A进行简单计算:

信号A传输到C的总延迟时间=与门内部延迟时间+连线延迟时间=12.3 ns

连线延迟时间=12.1 ns

对信号B进行简单计算:

信号B传输到C的总延迟时间=与门内部延迟时间+连线延迟时间=12.8 ns

连线延迟时间 = 12.7 ns

那么,如果假定在time=0.0时刻,信号A由逻辑0值向逻辑1值跳变,信号B由逻辑1值向逻辑0值跳变,则当time=12.1 ns时,与门输入端A的值为1,输入端B的值也为1,这使得输出C在time=12.1+0.2=12.3 ns时刻出现逻辑值1,即为图5上的“毛刺”,该逻辑1值维持的时间为time=12.7-12.1=0.6 ns(即毛刺宽度为0.6 ns)。

2.5 毛刺消除

消除毛刺的方法很多,比如输出端引入D触发器、输入端引入选通脉冲等[9,10],图6即为引入选通脉冲后,仿真得出的波形。从图6可以看出,通过控制选通脉冲P的低电平时间,并保证在信号进入稳态时,在P高电平期间可使门电路有正常的输出,能很好地消除“毛刺 ”。

图6 引入选通脉冲P后的仿真波形

3 结 语

在同一个教学内容的学习中,可能有若干个学习环节, 而不同的学习环节其学习任务和目标是不同的,这

就带来了教学方法的多样性和综合性。有针对性的、多样化的教学手段与方法可以大大提高与改善教学效果,开拓学生思路。本文即介绍了一种将Max+plus Ⅱ引入数字电路“组合电路竞争与冒险现象”这一讲的教学方法,实践证明,该方法取得了良好的教学效果。

参考文献

[1]刘磊.Matlab在“数字电路”课程教学中的应用[J].电气电子教学学报,2008,30(5):79-81.

[2]王B.NS-2网络仿真在“宽带交换技术”教学中的应用[J].电气电子教学学报,2008,30(5):73-75.

[3]阎石.数字电子技术基础[M].5版.北京:高等教育出版社,2008.

[4]刘军,杨悦,于湘珍.数字电路设计中竞争冒险的分析与研究[J].现代电子技术,2007,30(20):182-186.

[5]宣丽萍.FPGA 器件的竞争与冒险现象及消除方法[J].现代电子技术,2005,28(10):119-121.

[6]东方华人.Max+plus Ⅱ入门与提高[M].北京:清华大学出版社,2004.

[7]老虎工作室.Max+plus Ⅱ入门与提高[M].北京:人民邮电出版社,2002.

[8]王金明.数字系统设计与Verilog HDL[M].2版.北京:电子工业出版社,2005.

[9]江晓安.数字电子技术[M].西安:西安电子科技大学出版社,2002.

篇8

关键词：数字电路；教学方法；Multisim；仿真

中图分类号：G642文献标识码：A文章编号：1009-3044(2011)28-7058-03

The Exploration of Digital Circuit Teaching and the Useage of Simulation Software

ZONG Xin-Xin

(Institute of Computer Science and Technology, Anhui University of Science & Technology, Huainan 232001, China)

Abstract: From the current situation of teaching Digital Circuit, exploring and improving the existing teaching method and means are presented in this paper. Using Multisim in Digital Circuit teaching has greatly stimulated students' interests and has enhanced the students' ability of practice.It has made a better teaching effect.

Key words: digital circuit; teaching methods; multisim; simulation

从事计算机硬件教学的老师都知道，对于计算机专业的学生而言，数字电路是计算机专业学生硬件的专业基础课，这门课程的学习不仅为后续的计算机组成原理，单片机等硬件类课程打下基础，而且更为重要的是通过这门课程的学习，使学生建立对硬件类课程的学习兴趣。如果学生从这门课程开始就对计算机硬件类课程产生了畏难情绪，以后课程的展开是相当困难的。所以这门课程的教学工作承担了双重责任：一是让学生掌握数字电路的基础知识以及分析设计方法，具备查阅和使用集成电路和读图的能力；二是使学生喜欢上硬件类课程，建立对硬件类课程的兴趣和探索精神。因此，这门课程如何展开教学，采用何种教学手段，如何提高学生兴趣，如何使理论和实践更好的结合是每一个教师思索的问题，也是本文所讨论的重点。

1 教学方法和手段

1.1 知识点结构框图化

在每一章每一节内容开始讲授和小结的时候，将知识点以结构图的形式展示给学生，使学生有一目了然的感觉，对自己要学的和学过的知识点有清晰的脉络。例如在讲述逻辑函数的描述方法时，给出下列的结构框图（如图1所示）。

在讲述这个框图时，学生对真值表，卡诺图还没有感性认识，可在黑板上画一个真值表和卡诺图，使学生初步认识它们的形式，也了解了逻辑函数的几种描述方法。

1.2 教学内容的加减法

数字电路发展很快，对数字电路的讲授应符合数字电路的发展趋势，使学生能学有所用，而不是满腹经纶无用之地，这也就是说，要让学生了解数字逻辑电路的最新发展。但俗话说万丈高楼平地起，我们并不能忽视数字电路的基础理论与基础知识。这就要求我们要在有限的时间之内，让学生具备扎实的数字电路基础知识，了解现代数字电路的设计方法和相关工具软件的使用。因此在教学内容安排上做了这样一些调整，重视逻辑代数和逻辑函数基础理论的教学，在组合逻辑电路教学中适当减少中小规模集成电路内部分析和设计，适当增加使用vhdl语言设计组合逻辑电路和时序逻辑电路，学会Multisim11仿真软件的使用方法，让学生有一个较高的起点和平台来应用所学的知识。[1]例如我们在讲到组合电路分析时，常常会将一位全加器给学生作为例题讲解，并且给学生建立全加器的概念：能实现三个一位二进制数相加（被加数、加数和低位进位），得到一位和及一位向高位进位的加法器。在接下来的组合设计内容中我们就适时的增加了用vhdl语言设计一位加法器的内容。

1.3 贴近生活的教学举例

数字电路由于其系统性强，逻辑性强，从始至终教学中穿插着卡诺图，逻辑公式，真值表，特性方程，状态图，状态转移表等内容，很容易让学生产生内容相似的疲劳感，因此在课堂教学中采用贴近生活的举例可以使学生觉得这门课有趣，实用，很容易产生亲切感，让枯燥的课堂学习变得轻松愉快，学习效率也随之提高。例如在组合电路分析教学中给出密码锁电路图，让学生分析开锁的密码是什么。组合电路设计中举例交通灯故障的判别电路，利用优先编码器74LS148和门电路设计医院优先照顾重症患者呼叫的逻辑电路等等。除了课堂老师的举例之外，还通过布置作业的方式让学生查阅数字逻辑电路在现实生活中的用处，并设置课堂讨论时间让学生交流自己所了解的知识。这样不仅激发了学生浓厚的学习兴趣，使其体会到学习的乐趣,变被动学习为主动，同时也活跃了课堂气氛。

2 仿真软件在数字电路教学中的应用

Multisim是一款主要用于数字电路，模拟电路和集成电路仿真分析的软件。它具有界面简单直观，操作方便，电路仿真能力强，虚拟仪器强大等诸多优点。数字电路是一门实践性很强的课程，而传统的教学模式在课堂上理论与实践联系的很少，将Multisim引入数字电路的教学，可有效解决传统教学的不足，在课堂教学演示，课下作业辅导，实验环节都有其独特的优势。其作用主要表现在三个方面。其一，在课堂上，教师和学生可在互动的环境中进行教和学，用事实说话，通过课堂演示可以让学生观察到电路的直观现象，对于学生感觉新鲜好奇，有说服力，对于教师也觉得教的轻松了。其二，将Multisim作为一个课后学习辅助工具，在课后作业的辅导方面发挥着很大作用，一方面学生可以通过软件来验证自己作业的正确性，另一方面可以使有兴趣学生在课外进行更深入的学习，从而达到培养学生学习兴趣及动手能力的目的。其三，在实验环节上，我们现在通常采用传统的硬件实验箱，传统的实验具有现象直观，易于接受的特点，但是实验多是验证性的，并且由于学生操作不当和实验箱老化，容易出现一定损耗；而以Multisim为平台展开的实验，设计，布线，仿真都很简单，也符合现在电路设计的发展方向，可以作为传统实验的有益补充。[2]

2.1 Multisim在课堂教学中的演示

Multisim具有直观的图形界面，它的整个操作界面就像一个电子实验工作台，教师在课堂上绘制电路图十分方便，将元器件和仿真测试仪器直接拖放到屏幕上，用鼠标拖拽导线就可将它们连接起来，测量数据、波形和特性曲线如同在真实仪器上看到的一样。Multisim包含的丰富测试仪器使得它在课堂上演示生动，直观，易于被学生接受。例如，在进行集成计数器74160这一小节的教学时，首先让学生了解74160是一个可预置数的十进制同步加法计数器，LOAD'是置数端，低电平有效，置数是同步的，当置数端为低电平时，在 CP 上升沿作用下，输出端 QAQBQCQD与数据输入端 ABCD 一致；CLR'是清零端，清零端是异步的，当清除端CLR'为低电平时，不管时钟端CP状态如何，即可完成清除功能；74160的计数是同步的，当 ENP、ENT 均为高电平时，在CP上升沿作用下计数器加法计数；74160具有超前进位的功能，计数溢出时，RCO端输出一个高电平。接着给出74160的功能表，如表1所示。

对于集成电路芯片，我们不要求学生了解芯片的内部结构，但是学生必须要会查阅使用芯片的数据手册。在了解了74160的芯片引脚和功能后，就可以应用multisim11来学习这个芯片。为了使学生能够一步一步地深入了解和学习这个芯片，我们采用搭积木的方式来展开内容，首先在multisim的工作电路区上放置电源，信号发生器，74160，七段数码管和逻辑分析仪[3]，然后以导线或总线使各个部件连在一起，再将信号发生器和逻辑分析仪的频率设置成相同的，建立如图2的电路图，启动仿真，就可以直观的看到，电路工作在计数状态，数码管从0～9不断变化，打开逻辑分析仪，可以看到，当计数到9时，RCO产生一个超前的高电平进位。

为了进一步讲解置数端和清零端的用法，我们要求用此芯片分别以置数法和清零法实现模6计数器。对于74160，一定要对学生强调它是异步清零和同步置数的。

使用置数法时，模6计数器，也就是要计6个状态，在这里采用0100、0101、0110、0111、1000和1001这6个状态，也就是说，当计数到1001时，要产生置数信号，使下个时种信号到来的时候， QDQCQBQA被置成0100，从而跳过0000到0011。

采用置数法电路图如图3所示，在这里将QDQA输出接个与非门，当QDQCQBQA=1001时，与非门输出为0，置数端得到有效电平，在CP上升沿到来时，QDQCQBQA=DBCA被置成0100。通过仿真，可以看到计数器在4到9之间的6个状态计数。

使用清零法时，采用的是0000、0001、0010、0011、0100、0101这6个状态，也就是说，当计数到0101时，要产生清零信号，在QCQA接与非门，理论上QDQCQBQA=0101时，产生清零信号，可将QDQCQBQA清零，仿真后看到的结果是，计数在0到4变化，没有计到0101这个状态。这究竟是为什么呢，打开逻辑分析仪查看波形，看到只要QDQCQBQA=0101，与非门输出立刻为0，清零是异步的，只要清零信号到来，不论CP如何，计数器立即清零，所以计数器根本没有计到0101这个状态，要想计数到0101的稳态，必须在0110时产生清零信号。修改电路图，在QCQB端接与非门，再次仿真，得到如图4所示的波形图，从图上可以清楚的看到计数到0101状态后，下个计数状态是0000。

接着我们又给学生布置了这样的课后思考题，如何应用74160实现百进制计数器和24进制计数器，并请仿真验证自己的想法。通过这个完整例子的透彻分析，学生不仅掌握了74160这个芯片，对于其他同步计数器芯片也能够做到轻松应用，起到举一反三的效果。

2.2 Multisim作为作业伴侣

Multisim因其方便的界面，丰富的原件库和逼真的虚拟仪器。在学生的课后作业中扮演着重要的角色，大大减轻了教师的负担。例如在学习逻辑代数基础和组合电路中，我们教会学生使用逻辑转换仪，这个仪器可以将电路图、真值表和逻辑表达式进行方便的转换，可以进行逻辑函数的化简。在学完函数化简后给学生布置这样的习题Y=(A'+B')C+BCD'+AD，不管学生是用卡诺图还是公式进行化简，最后结果是否正确，学生自己可以用逻辑转换仪来验证。学生在Multisim工作区放置逻辑转换仪后，双击打开它，在最下方的显示区输入逻辑表达式，点击表达式到真值表按钮，出现这个函数的真值表，再进一步点击真值表到最简与或式按钮，在显示区出现AD+C，也即函数化简的最简结果。从简单的逻辑代数基础知识，到复杂的组合、时序电路分析设计，学生都可以用Multisim验证自己的作业，并且给学生更大的学习和思考空间。

3 结束语

改进现有的教学方法和手段，将EDA技术应用于数字电路的教学，是对此课程的教学改革。通过近几年的教学探索，取得了较好的教学效果，学生对数字电路课程的兴趣大大提高，理论联系实际能力增强，动手能力增强。学生不仅掌握了数字电路的基础知识，而且掌握了现在数字电路的设计方法和新技术，为以后从事电子设计工作打下良好的基础。

参考文献：

[1] 白净，张雪英. 《数字电路逻辑设计》课程的教学实践研究[J]. 电气电子教学学报，2007(s1):72-74.

篇9

关键词：避雷器 放电计数器 避雷器监测器

中图分类号：TM862 文献标识码：A 文章编号：1672-3791（2016）09（b）-0032-02

根据设计目的要求，所研发设计的便携式避雷器监测器综合校验装置需要实现的两大功能模块：组合波（1.2/50 μs的电压波，8/20μs的电流波）发生电路和工频电流（0.1～10 mA）产生电路。组合波发生电路采用已有的便携式测试仪电路实现，以产生大于100 V的冲击电压信号，达到避雷器计数器国家标准（JB 2440-91）中的下限动作电压。工频电流装置采用单片机加D/A芯片、软件硬件结合的方式产生。通过程序设计，控制单片机产生合理的信号，经过D/A转换，达到产生正弦波的目的。

1 概述

避雷器的类型主要有保护间隙、阀型避雷器和氧化锌避雷器。保护间隙主要用于限制大气过电压，一般用于配电系统、线路及变电所进线段保护。阀型避雷器与氧化锌避雷器用于变电所和发电厂的保护，在500 kV及以下系统主要用于限制大气过电压，在超高压系统中还将用来限制内过电压或作为内过电压的后备保护。

避雷器放电计数器和避雷器监测器起着监测避雷器泄漏电流和用作雷击次数统计的作用。串接在避雷器接地回路中，监测器中的毫安表用于监测运行电压下通过避雷器的漏电流有效值，可以判断避雷器内部是否受潮，元件是否异常等情况，从而提早有效地发现避雷器内部缺陷，避免运行中事故的发生。动作计数器则是记录避雷器在过电压下动作的次数，若避雷器在过电压下频繁动作，如果处理不及时还容易造成避雷器爆炸的危险情况。

在正常运行电压下，流过计数器的漏电流非常小，计数器不动作。当避雷器通过雷电波、操作波和工频过电压时，强大的工作电流从计数器的非线性电阻通过，经过直流变换，对电磁线圈放电而使计数器吸动一次，来实现测量避雷器动作次数的装置，这是常用避雷器监测器的工作原理。在结构上大多采用电阻片取压、电磁线圈动作、计数器显示、透明玻璃罩、密封橡皮垫、底版及法兰等进行卡装密封，高压出线端从底板中心引出。

避雷器监测器在线运行时间长，容易造成计数器计数不灵敏，泄漏电流测量不准确等问题，对避雷器的正常监测工作造成不利影响。避雷器放电计数器是串在避雷器接地回路中用于监测避雷器动作次数和泄漏电流的设备，其主要故障是“动作计数器不动作”和“泄漏电流表指示不准确”。

以下几种情况可能е滤出问题。

（1）安装工艺不佳，在运输途中颠簸后，计数器卡死而无法动作。（2）密封圈老化，导致内部潮湿、进水，泄漏电流表读数误差增大。（3）长时间挂网运行后，表内的阀片老化。（4）避雷器表面的污秽电流流入表里后会导致泄漏电流增加，产生误判。

针对避雷器监测器容易出现的诸多问题，迫切需要一种方便可靠的现场综合校验装置，能实现现场对避雷器监测器进行雷电计数器动作校验和泄漏电流校准的工作，以确保监测器功能稳定可靠，进而保证变电站避雷器的正常运行工作。

2 冲击电压发生装置的设计原理

根据GB/T 17626.5-1999电磁兼容试验和测量技术浪涌（冲击）抗扰度试验的规定，能产生开路电压波形、短路电流波形的信号发生器被称为组合波浪涌信号发生器（CWG）或组合波信号发生器。

为产生测试校验所需要的组合波信号，研制的组合波发生电路基本原理如图1所示，该组合波电路主要包括直流高电压电源、组合波发生回路、测量部分和单片机接口等部分。高频升压电源经充电电阻R1向高压储能电容C充电，控制电路通过电容C两端的电阻分压器实时监测电容两端的电压值，当充电达到预定值时，控制电路停止对电容充电，随后触发高压放电开关闭合，经过组合波发生回路输出最大幅值为300 V的1.2/50 μs冲击电压波和最大幅值为150 A的8/20 μs的冲击电流波，波形参数满足国标GB 18802.1-2002的要求。通过电容式分压器测量试品两端的冲击电压值，将高幅值电压按线性分压到单片机可以承受的电压范围。通过罗戈夫斯基线圈测量流过试品的冲击电流信号，将电流信号转换为单片机容易处理的电压信号。分压器和罗氏线圈的输出冲击电压信号先经过高精度峰值保持电路，然后通过AD模块进行测量和数据采集，将对应的数字信号提供给控制电路进行进一步的控制和显示。整个仪器采用8051单片机作为智能控制单元，采用C语言编程实现智能控制、数据采集、存储和显示等功能。

3 工频电流发生装置的原理

稳定工频电流产生电路原理是利用已有的变频模块（输入50 Hz工频信号，输出可以得到高达100 V的工频电压）产生一个幅值可调的工频电压，加在避雷器监测器两端，通过控制单片机输出50Hz工频小信号的幅值，来达到控制变频模块输出电压，进而控制测试回路的电流的目的。为了在测试回路中得到稳定的电流值（从0.1～10 mA多档位的电流值）的目的，需要在测试回路中加入电流负反馈环节，反馈信号与单片机所加信号进行比较，达到闭环控制单片机输出正弦波幅值的效果，进而最终稳定测试回路电流值的目的。

4 预计效益

研究设计便携式避雷器计数器综合校验装置，能产生最大幅值为6 kV的1.2/50 μs冲击电压波（负载侧开路时）、最大幅值为3 kA的8/20 μs的冲击电流波（负载侧短路时）的组合波，实现对避雷器计数器的动作次数校验。该装置能产生开口电压不低于100 V的0.1～10 mA的标准工频电流，以校验避雷器计数器的电流指示准确度。

方便对避雷器的监测和试验，便于日常电网设备的运行和维护，确保避雷器的可靠性，提高避雷器对各类过电压的保护性能，大大降低各类过电压对电网设备安全稳定运行的影响。可以减少停电和设备因过电压而损坏，具有较好的经济效益和社会效益。

参考文献

篇10

关键词:生本教育;电子技术基础教学;模式构建

中图分类号:G4

文献标识码:A

文章编号:1672-3198(2010)15-0271-02

1 引言

当前,随着信息技术突飞猛进的发展,微电子集成电路也在不断开辟着新的领域。《电子技术基础》教学在这样的专业发展背景之下,也应进行基于综合素质与创新能力的教学改革,以适应人才培养需求。作为电子信息类、电气信息类、计算机应用等信息类专业一门重要的技术基础课,《电子技术基础》课程的目标是使学生掌握电子技术的基本知识与技能。基于学生的基本素质以及人才市场的具体需求,本文结合“生本教育”理念,对《电子技术基础》教学的新模式进行阐述。

2 生本教育的内涵

2.1 生本教育价值观的核心

生本教育价值观的核心是“以学生为出发点”。在生本教育理念下,教育的服务对象是学生,因此,在教学过程中应将学生的实际特点和需求作为出发点和落脚点,将学生视为教育的本体。学生在教育行为中所获得的认知和体验对其自身有着鲜明的塑造作用,学生的主体性在教育进程中应该得到充分的发挥。在《电子技术基础》课程的教学中,尤其应该注重对学生本身的专业能力、创新精神等内在品质的构建。在教学行为中,应聚焦于学生与教育资源之间的互动过程,将学生的主体作用充分发挥出来,关注学生的自我实现。

2.2 生本教育伦理观的重心

生本教育伦理观的重心是对学生人格的尊重和对学生需求的正视,将学生视为一个独立的个体,这同时也体现了生本教育的内涵与本质。对学生人格的尊重,应该充分体现在师生教学过程中对学生学习潜力、专业禀赋、个体特征的关注和支持。应该充分意识到,学生是一个具备自我激励功能的完整系统,在学习的进程中假如得到教师的鼓励,则会继续发挥潜能,直至走向更高的学习境界。在《电子技术基础》教学中,教师应注重在教学中诱导学生自身的激励力量,将学习的外部动力逐步转换为学生的内部动力,从而使学生的综合素质更加完善。

例如,在“组合逻辑电路”这章节上,其教学目的主要是引导学生了解组合电路的用法,激发学生的想象力,然后自己设计出作品。上课时我提问学生从生活中说一说自己对组合逻辑电路的理解。同学们纷纷展示了他们在前一天晚上自学的发现,在一轮积极的发言过后,课堂暂时平静了,我就习惯性地顺口问道:“还有发现吗?”这时一位几乎是从不主动发言的同学举起了手,我有些兴奋地点起他,没想到他提出了这样的问题:“我昨晚想了一下,想设计一个密码门”。我一愣,随机意识到这是一个很好的学习组合逻辑电路设计的例子。我对他进行了一番表扬(以后该生在学习上更加的主动和积极了,期末考该生成绩也得到大大的提高),随后引入更深层的课题,如果设计一个密码门,怎样设计?大家都进入了积极的讨论中……

在生本教育伦理观的指导下,充分尊重学生,正视学生的个体发展,特别是后进生在生本教育伦理观的指导下更加积极更加主动的参与学习和讨论,成绩得到迅速的提高。

2.3 生本教育行为观的中心

生本教育行为观的中心是通过学生自身的努力完成知识与能力的内化过程。因此,在教学进程中,应该通过依靠学生自身的行为,促使其在教师的引导和支持之下顺利地完成内化的过程。人本主义心理学认为,“没有人能教会任何人任何东西。”在生本教育的模式下,学习者居于机体活动与意识活动同步的状态中,起到更好的效果。在《电子技术基础》教学中笔者发现,如今的学生普遍拥有独立的意识,而其知识面与从前的学生相比也更加宽泛和丰富,社会的变化与发展也突飞猛进。因此,在教学中,应尽力为学生构建有利于其专业素质和知识素养提升的环境与条件。将学生视为教学行为中的重要角色,激发起他们的能力与动力,提升其学习的积极性。

例如在学完“组合逻辑电路”章节内容后,进行实验设计学习时,我不是先由教师提出教学内容,而是作了全新的设计,我愁眉苦脸走入课室,学生一见就非常好奇,互相交头接耳。我见到已引起学生注意,马上说:“我们学校要进行电子知识问答竞赛,我负责这个项目的竞赛,我在想怎样才能保证竞赛过程中,抢答这环节中谁按铃最快的准确性。”学生开始议论纷纷,并提出用机器最准确。我立即接上:“这提议不错,但是用什么机器呢?”在我的引导下,有学生提出了抢答器。我再引导:“人数多怎么办?抢答器能实现这个功能吗?”“老师,多路智力抢答器吧!”我继续问,那么同学们能帮我设计一个方案吗?学生显得很兴奋,进行讨论如何设计等……整节课的内容完成得非常顺利,教学效果很显著。学生也非常积极和主动,因为结论,都是他们自己得出的!

3 基于生本教育理念下的《电子技术基础》教学模式

3.1 生本教育理念下的《电子技术基础》教学模式

3.1.1 生本教育的原则

生本教育的原则是以学生为基本出发点,即“一切为了学生,高度尊重学生,全面依靠学生”。在这样的教育原则之下,学生才能够真正变成学习的主导者。在《电子技术基础》课程中引入生本教育模式,就是要一改传统的灌输性教学模式,教师不将过多的干预性指令强加给学生,放手让学生发挥自身的积极性和创造潜能,尽可能的自主学习。在生本教育模式之下,教师对学生的独立意识给予充分的尊重,确保学生拥有相对独立的学习空间与活动空间。在此基础上进行相应情景的创设,充分激发学生的自我意识。

3.1.2 《电子技术基础》教学中的生本教育的实施

生本教育的核心是培养学生的综合素质与创新能力,《电子技术基础》课程的重要性是不言而喻的。在生本教育理念下,应该减少验证性实验的比重,重点开设设计性试验,并在此基础上探索生本教育的最优化模式。在整体把握学生基本情况的基础上,《电子技术基础》教学可以采取以下步骤:

(1)课始引导学生自主体验知识。第一步,引导学生运用自己掌握的学习技能预习新课;第二步,教师根据新课的特点,有针对性地设计问题,让学生带着这些问题主动自学教材,探索方法,尝试生疑,比如加法器、编码器、译码器、显示电路等。学生通过验证性的实验过程,更加深入的理解了理论知识以及它们的功能。在此基础上自行体验对所学知识的独特理解;第三步,搜索和本节内容有联系的已学过的知识或已了解的相关知识;第四步,试着运用已有知识来解决本课新知,并整理出自己在解决问题过程中遇到的困惑,以便在下一步骤中交流。

以“组合逻辑电路”章节为例,在该教学过程中,为使学生理解组合逻辑电路的原理、设计过程和应用,教师可以进行如下的课始引导过程。

表1

教学过程问题线索学生活动设计意图

提出问题从生活经验中说一说你对组合逻辑电路的认识用已有知识数字电路基础和逻辑门电路等知识进行分析和探讨各个组合逻辑电路的原理、功能和设计过程等了解学生对逻辑电路知多少,以此作为“以学定教的依据。

(2)课中引导学生主动参与过程。在这个环节突出”少教多学“,注重激发学生对课堂教学强烈的参与与欲望,运用启发学生自我学习的策略让其主动探求。这时教师担任辅助的角色,要促使学生主动把学到的知识融合进自己原有的知识体。如让学生自己选择题目,通过自行采购元器件、亲自安装调试,最终完成实验。综合性实验可以培养学生科学的工作作风以及解决实际问题的能力。实验模式也要有所改进,应该引入新的技术与器件,进行开放式教学,此外,要充分利用当前一些功能强大的软件,完成仿真类实验教学,从而从多个不同角度和侧面,运用生本教育的思维模式和理论方法提升学生的能力。

例如,以”组合逻辑电路“章节为例,可设计如下课中教学过程:

表2

教学过程问题线索学生活动设计意图

实验探究

(1)加法器设计与应用观察他们的组成以及输入输出信号让学生掌握加法器的设计过程

(2)编码器设计与应用观察他们的组成以及输入输出信号让学生掌握编码器的设计过程

(3)译码器设计应用观察他们的组成以及输入输出信号让学生掌握译码器的设计过程

学生演示通过上述实验,在小组中说一说你对组合逻辑电路的理解学生根据实验观察到的现象,归纳总结组合逻辑电路的设计过程和应用原理使学生掌握组合逻辑电路的设计,进行设计其他电路。

学生通过了以上三个实验的探究,学会了组合逻辑电路的设计过程,发现它们的设计过程都是大同小异。

通过上述的课程设计,在教学过程中把学习内容变为学生的活动过程。这样大大的激发了学生的自主学习性。

(3)课末引导学生积极迁移知识。课后引导学生主动参与认识的延伸练习,能培养学生自觉地巩固、深化和运用课堂所学的知识能力和习惯,学会巩固、运用知识的科学方法。引导学生重点放在那些具有广泛迁移价值的学习材料上。在这一环节中,要紧扣学习目标,设计能够巩固知识和知识迁移的训练题目,让学生当堂独立完成。教师的主要任务是巡视搜集答题信息,组织讲座和讲评,重点展示解决问题的思维过程。譬如,拆开的电动机、变压器、示波器、电视机、电流表、电压表以及电子电路中的晶体管、双连电容器、中周、集成块等。这些元器件让学生随时参观,甚至可自己动手拆卸以看清其内部结构,以节省学时提高效率。实验室可研制一套电子元器件及应用的多媒体教学系统,介绍电子元器件的性能参数、应用及最新发展,以便学生了解电工学科的最新发展动态,开发电子元器件数据库,方便学生查询使用,该系统可加载到校园网上,方便学生学习使用。实验室可以每年组织一些电子技术第二课堂活动和竞赛,并把所选取的优秀作品作为陈列内容,以增加电子类学科的吸引力,提高学生对该学科的学习兴趣,丰富学生的电子技术知识,进一步拓宽知识面。

3.2 基于生本教育理念下的《电子技术基础》教学模式的可行性与意义

对学生的尊重,是生本教育的本质和基本原则,其关键是从内部和外部了解学生。在生本教育理念之下,有利于增强学生的学习自信心,有利于学生养成良好的自主学习习惯,有利于学生运用合理的学习方式进行学习。

本学期通过《电子技术基础》的生本教育实践,全班同学总体成绩有很大的提高,在几次的考核过程中,学生的及格率均达到了90%以上,较以往没有开始生本教育之前提高了13%。这说明了在生本教育实践中,使强者更强,弱者也逐渐变强。

4 结语

在电子专业课程中开展生本教育,笔者在不断地深入学习、积累与研究。通过对《电子技术基础》的生本教育,笔者发现生本唤醒了学生也唤醒了教师。学生在课堂上犹如鱼儿得水,自由畅游;教师在课堂上精神是愉悦的,教师在生本教育实践中不断地收获幸福。电子专业作为工科学科,具有很强的实践性,如何在专业课程中开展生本教育、全面铺开生本教育模式,仍需我们的教育工作者不断地研究与实践。

参考文献

[1]朱开炎.生本教育的生态课堂教学模式[J].课程・教材・教法,2004,(5).

[2]郭思乐.教育走向生本[M].北京:人民教育出版社,2002.

[3]“生本教育”专辑[P].人民教育.2009:15-16.