集成电路工艺设计范文
时间：2023-10-10 17:27:46
导语：如何才能写好一篇集成电路工艺设计，这就需要搜集整理更多的资料和文献，欢迎阅读由公务员之家整理的十篇范文，供你借鉴。
篇1
作者简介：汤乃云（1976-），女，江苏盐城人，上海电力学院电子科学与技术系，副教授。（上海?200090）
基金项目：本文系上海自然科学基金（B10ZR1412400）、上海市科技创新行动计划地方院校能力建设项目（10110502200）资助的研究成果。
中图分类号：G642.0?????文献标识码：A?????文章编号：1007-0079（2012）29-0046-01
微电子产业的快速发展急需大量的高质量集成电路人才。优秀的集成电路设计工程师需要具备一定工艺基础，集成电路工艺设计和操作人员更需要熟悉工艺原理及技术，以便获得性能优越、良率高的集成电路芯片。因此“集成电路工艺原理”是微电子专业、电子科学与技术专业和其他相关专业一门重要的专业课程，其主要内容是介绍VLSI制造的主要工艺方法与原理，培养学生掌握半导体关键工艺方法及其原理，熟悉集成电路芯片制作的工艺流程，并具有一定工艺设计及分析、解决工艺问题的能力。课程的实践性、技术性很强，需要大量的实践课程作为补充。但是超大规模集成电路的制造设备价格昂贵，环境条件要求苛刻，运转与维护费用很大，国内仅有几所大学拥有供科研、教学用的集成电路工艺线或工艺试验线，很多高校开设的实验课程仅为最基本的半导体平面工艺实验，仅可以实现氧化、扩散、光刻和淀积等单步工艺，而部分学校仅能开设工艺原理理论课程。所以，如何在理论教学的模式下，理论联系实践、提高教学质量，通过课程建设和教学改革，改善集成电路工艺原理课程的教学效果是必要的。如何利用多种可能的方法开展工艺实验的教学、加强对本专业学生科学实验能力和实际工作能力以及专业素质的培养、提高微电子工艺课程的教学质量，是教师所面临的紧迫问题。
一、循序渐进，有增有减，科学安排教学内容
1.选择优秀教材
集成电路的复杂性一直以指数增长的速度不断增加，同时国内的集成电路工艺技术与发达国家和地区差距较大，故首先考虑选用引进的优秀国外教材。本课程首选教材是国外电子与通信教材系列中美国James D.Plummer著的《硅超大规模集成电路工艺技术—理论、实践与模型》中文翻译本。这本教材的内容丰富、全面介绍了集成电路制造过程中的各工艺步骤；同时技术先进，该书包含了集成电路工艺中一些前沿技术，如用于亚0.125μm工艺的最新技术、浅槽隔离以及双大马士革等工艺。另外，该书与其他硅集成电路工艺技术的教科书相比，具有显著的两个优点：其一是在书中第一章就介绍了一个完整的工艺过程。在教学过程中，一开始就对整个芯片的全部制造过程进行全面的介绍，有且与学生正确建立有关后续章节中将要讨论的各个不同的特定工艺步骤之间的相互联系；其二是贯穿全书的从实际工艺中提取的“活性”成分及工艺设计模拟实例。这些模拟实例有助于清楚地显示如氧化层的生长过程、掺杂剂的浓度分布情况或薄膜淀积的厚度等工艺参数随着时间推进的发展变化，有助于学生真正认识和理解各种不同工艺步骤之间极其复杂的相互作用和影响。同时通过对这些模拟工具的学习和使用，有助于理论联系实际，提高实践教学效果。因而本教材是一本全面、先进和可读性强的专业书籍。
2.科学安排教学内容
如前所述，本课程的目的是使学生掌握半导体芯片制造的工艺和基本原理，并具有一定的工艺设计和分析能力。本课程仅32学时，而教材分11章，共602页，所以课堂授课内容需要精心选择。一方面，选择性地使用教材内容。对非关键工艺，如第1章的半导体器件，如PN二极管、双极型晶体管等知识已经在前续基础课程“半导体物理2”和“半导体器件3”中详细介绍，所以在课堂上不进行讲授。另一方面，合理安排教材内容的讲授次序。教材在讲授晶片清洗后即进入光刻内容，考虑工艺流程的顺序进行教学更有利于学生理解，没有按照教条的章节顺序，教学内容改变为按照清洗、氧化、扩散、离子注入、光刻、薄膜淀积、刻蚀、后端工艺、工艺集成等顺序进行。
另一方面，关注集成电路工艺的最新进展，及时将目前先进、主流的工艺技术融入课程教学中，如在课堂教学中介绍INTEL公司即将投产的采用了22nm工艺的代号为“Ivy Bridge”的处理器等。同时，积极邀请企业工程师或专家开展专题报告，将课程教学和行业工艺技术紧密结合，提高学生的积极性及主动性，提高教学效果。
3.引导自主学习
半导体产业正飞速发展，需要随时跟踪集成电路制造工艺的发展动态、技术前沿以及遇到的挑战，给学生布置若干集成电路工艺发展前沿与技术动态相关的专题，让学生自行查阅、整理资料，每一专题选派同学在课堂上给大家讲解。例如，在第一章讲解集成电路工艺发展历史时，要求同学前往国际半导体产业规划网站，阅读最新年份的国际半导体技术发展路线图，完成如最小特征指标、工作电压等相关技术指数的整理并作图说明发展趋势等。这样一方面激发了学生的求知欲，另一方面培养学生自我学习提高专业知识的能力。
二、丰富教学手段，进行多样化、形象化教学
篇2
关键词：生物医学工程；电子电路；课程设计；教学改革
作者简介：谢勤岚（1968-），男，湖北武汉人，中南民族大学生物医学工程学院，教授；曹汇敏（1972-），男，湖北鄂州人，中南民族大学生物医学工程学院，副教授。（湖北 武汉 430074）
基金项目：本文系湖北省教学研究项目（项目编号：JYS11003）的研究成果。
中图分类号：G642.0 文献标识码：A 文章编号：1007-0079（2013）28-0094-02
生物医学工程是利用生命科学、电子信息科学、材料科学及机电控制技术的原理和方法，对与疾病的预防、诊断、治疗、康复以及相关产业等方面有关的问题进行应用基础理论和方法的研究，并进行产品开发与应用的一门工程技术学科。[1-3]在该学科的人才培养中，实践教学有着重要的地位，是培养创新型人才的关键环节。电子电路在生物医学工程研究和医疗仪器开发中有着重要作用，任何一台现代医学仪器或设备中都需要电子电路完成信息检测与处理、系统控制等核心功能。[2-4]
“电子技术基础”包括模拟电子技术和数字电子技术两门主要课程，是理工科相关专业的技术基础课程，也是生物医学工程专业的重要专业基础课和技术基础课。生物医学工程专业开设“电子电路课程设计”课程，对提高学生的电路设计能力、硬件制作能力和系统调试能力，以及培养学生发现问题、分析问题、解决问题的能力具有非常重要的意义。如何利用科学的选题在较短的时间内训练和提高学生的这些能力，并有意识地培养学生的创新意识和科研能力，是该课程在教学过程中重要的教学研究课题。[4-6]
一、生物医学工程专业“电子电路课程设计”教学中存在的问题
由于生物医学工程专业的特殊性，目前在生物医学工程专业的“电子电路课程设计”教学过程中，普遍存在以下几个问题：
1.课程设计的选题没有考虑专业特点，实施的目的性不强，与专业的整体发展建设结合较差，达不到课程设计要求
一个突出的问题是，课程设计的选题大部分是沿用电子信息类专业的传统选题，如多级低频阻容耦合放大器、功率放大器、语音放大器、函数发生器、交直流放大器、数字电子钟、定时器、智力竞赛抢答器、简易数字电容测试仪等选题，这些题目与生物医学工程专业的联系较少。这样既不能体现专业特点，也不能提高学生的兴趣，从而使得学生对所学理论知识不能很好地运用于实际，造成与实践的脱节。
2.课程设计内容不完善，所设计的内容不能充分体现课程设计的目标
“电子技术课程设计”课程应该是由许多关键环节构成的一个整体，从多个方面训练和提高学生的能力和素质。但原有的教学过程中，往往会忽略其中的一些重要环节。这些问题表现在：只要求学生完成电路制作，对于任务分析、方案选择、分析计算要求较少，把课程设计简化成操作实训；不重视测试和数据分析，不能充分锻炼学生分析问题和解决问题的能力；不注重使用设计软件和选择流行器件，只使用过时的器件，甚至老旧的分立元件，制作的电路达不到任务要求。这些对于提高课程设计的效果都有不利的影响，导致学生实际动手能力练习不够、电路设计能力偏低、综合调试能力不高。
3.评价方法和标准简单，随意性大
教学过程中没有严格的评价标准，课程成绩评定基本上流于形式，从而造成课程设计质量下降。
在这种情况下，培养出来的学生普遍存在电路设计能力和系统调试能力不足，发现问题、分析问题、解决问题的能力偏低，这样培养出来的学生难以在工程设计领域中发挥独当一面的作用，不能快速适应社会要求。
二、“电子电路课程设计”的改革思路和实践
几年来，在“电子电路课程设计”教学过程中进行了几点改革尝试，取得了较好的教学效果。
1.明确专业培养目标，构建课程设计选题库
“电子电路课程设计”是电子信息类专业的传统课程，有大量的课程设计选题，但这些选题中，大部分与生物医学工程专业和生物医学电子技术课程的教学内容和要求有较大的区别。为此，学院组织教师从众多的课程设计选题中，选出若干与专业相关的训练内容，进行加工改造，并对每一个设计选题提出具体的训练要求和目标，构成课程设计选题库。题库中题目所涉及到的课程内容和设计内容的统计分析见表1。从表中可以看出，与生物医学工程专业的教学内容密切相关的选题占总选题的72%，这样就形成了有专业特色的电子电路课程设计内容和要求。
另外还结合专业的特色，对与医疗仪器密切相关的设计，如测量心电、脑电、心音、血氧饱和度、脉搏波等信号的电子系统的采集电路部分，要求学生做成完整的模块，作为以后系统课程设计的子模块。
2.以学生为主体，改革传统课程设计指导方式
改变过去教师全程指导，有问必答，甚至直接给出参考电路的指导方式。教师在给出选题和要求后，将学生分成若干小组，每个小组在选题范围内选定设计题目。学生自己查阅资料，提出方案，独立设计，最终完成设计并进行完整的调试和测试。在整个课程设计过程中，教师每周留出固定或灵活的课堂答疑时间，回答学生提出的问题或启发学生提出问题，直至课程设计结束。
3.充分发挥学生潜能，加深加宽课程设计的训练内容并提高要求
在课程设计过程中，教师提出设计的目的和要求后，实验室只负责提供材料及仪器，其他工作全部由学生自己完成。为了更多地训练学生的综合素质，学生需要独立完成实践步骤确定、任务分析、方案选择、电路设计、元件选择、电路布线、印刷板设计及制造、元件测试、电路焊接、系统调试、测试方案设计、电路测试等训练步骤，并将这些步骤作为课程考核的训练点（见表2）。通过这种完整的训练过程，学生不仅能够初步掌握电子产品的设计开发流程，还能较好地锻炼自己的专业素养。
4.重视现代电子技术的发展和应用，鼓励学生掌握和使用工具软件和最新芯片
做到软件和硬件结合，学生除了完成电路设计以及硬件的焊接、安装、调试外，还需要至少掌握一种印刷电路板设计软件和一种电路仿真软件，有条件的学生还应掌握一种数字电路设计软件（如EDA软件）。学生既要熟练掌握电阻、电容、电感、二极管、三极管等分立元件的选择和使用外，还应尽量掌握和使用最新的集成芯片，以进一步训练工程设计能力。这样，电子电路课程设计可以达到更好的教学效果。
5.培养学生兴趣，将课程设计与创新课题训练相结合
鼓励教师将本科创新课题、教师科研课题等进行简化、分割，形成适合课程设计的课题，供学生选择。鼓励学生进行电子产品整机设计、开发、组装、调试，并且组织学生共同交流，互相学习，不断提高。
三、结束语
“电子技术”课程的理论性和实践性都很强，而“电子电路课程设计”作为教学过程中的重要一环，体现出了越来越重要的作用。对该课程进行的一系列教学改革实践，取得了良好的效果。按照改革后的教学模式，“电子电路课程设计”不断能够巩固课堂上所学的理论知识，加深学生对课堂抽象概念的理解，提高了学生的设计能力和创新能力，还能使学生对生物医学工程专业的认识更加明确具体，这些都有利于培养出理论基础扎实、实际工作能力强的高素质生物医学工程专业人才。
参考文献：
[1]John D.Enderle.生物医学工程学概论[M].封洲燕，译.北京：机械工业出版社，2010.
[2]李刚，张旭.生物医学电子学[M].北京：电子工业出版社，2008.
[3]余学飞.现代医学电子仪器原理与设计[M].第二版.华南理工大学出版社，2007.
[4]刘剑，杨立才，刘常春.“生物医学传感器与测量”课程教学改革探索[J].电气电子教学学报，2011，（1）：15-17.
篇3
关键词：铁路数字信号电缆 ZPW-2000轨道电路 车站电码化
中图分类号：U213文献标识码： A
引言
随着高速铁路的快速发展，铁路数字信号电缆已经在全路范围内大规模使用。现场运用中发现，铁路数字信号电缆在外力作用下易造成芯线“皮-泡-皮”绝缘层损伤，导致芯线绝缘不良[1]；在ZPW-2000A轨道电路备用芯线在倒接中容易发生相同载频线对违反电缆使用原则，导致因电缆间出现串音干扰造成接收器错误吸起，造成信号升级的危险后果[2]等问题。原铁道部运输局和北京全路通信信号研究设计院等相关技术主管部门及设备供应厂商，分别先后印发了《关于规范铁路数字信号电缆运用的通知》（运电信号函[2012]10号）、《ZPW-2000A轨道电路备用芯线贯通原则》（通设技术[2013]23号），规定铁路数字信号电缆仅限于ZPW-2000系列轨道电路及电码化等必须使用数字信号电缆的信号设备使用，同时规范了ZPW-2000轨道电路备用芯线贯通原则。结合近年在铁路信号设计工作中的经验，针对铁路数字信号电缆在使用应注意的问题进行阐述。
1用于ZPW-2000轨道电路时应注意的问题
ZPW-2000轨道电路应采用铁路数字信号电缆，电缆及芯线应符合以下规定：
a）电缆中有两个及以上相同基准载频的发送线对，或者有两个及以上相同基准载频的接收线对时，该电缆应采用内屏蔽铁路数字信号电缆。
b）电缆中各发送线对、接收线对载频均不同时，可采用非内屏蔽铁路数字信号电缆，线对应按四线组对角线成对使用。
c）相同载频的发送线对和接收线对不应使用同一根电缆。
d）相同载频的发送线对或接收线对不应使用同一四线组。[3]
铁路数字信号电缆分为内屏蔽铁路数字信号电缆和非内屏蔽铁路数字信号电缆。其中内屏蔽铁路数字信号电缆又分为A、B两型。B型内屏蔽电缆中除个别单独芯线外均为屏蔽四线组；A型内屏蔽电缆中除屏蔽四线组外还有部分非屏蔽芯线，主要用于客货共线自动闭塞区间轨道电路及通过信号机合缆的情况。根据“运电信号函[2012]10号”文要求区间通过信号机现阶段已必须与ZPW-2000轨道电路分缆，ZPW-2000轨道电路采用铁路数字信号电缆，通过信号机采用非数字信号电缆，所以A型内屏蔽电缆已很少使用。
在客运专线和高铁线路，为了提高维修效率，将区间ZPW-2000轨道电路的备用芯线从近端贯通到远端，电缆故障时在始端和终端快速倒接。但由于备用芯线设计不规范可能造成倒接后相同载频的芯线混入同一个四线组造成串音干扰。在区间轨道电路的最远端只有一个发送或接收时，若采用4芯备2芯的非内屏蔽电缆，由于备用芯线近、远端贯通，如果把在区间中其他与远端相同载频的轨道区段电缆倒接到备用芯线，则最远端轨道电路的信号延非内屏蔽电缆中的备用芯线串入倒接的备用屏蔽四线组中造成串音干扰。
为解决此类问题北京全路通信信号研究设计院在《ZPW-2000A轨道电路备用芯线贯通原则》规定了备用芯线的贯通要求，其中要求“发送电缆和接收电缆分别设置专用的内屏蔽四芯组作为备用”。根据此条要求，则在客运专线及高速铁路区间ZPW-2000轨道电路设计中，应全部采用B型的内屏蔽铁路数字信号电缆吉，即电缆末端的轨道电路采用8B备6芯的内屏蔽电缆。而对其他不要求备用芯线从远端到近端一次性倒接的线路，为避免产生类似串音干扰的问题，可参照此方案ZPW-2000轨道电路全部采用B型内屏蔽铁路数字信号电缆，或者不将备用芯线贯通连接，使用备用芯线时需分段倒接。
2车站电码化时应注意的问题
车站电码化电缆使用原则如下：
a）电缆中有两个及以上同频的发送线对，或者有两个及以上同频的检测线对时，该电缆应采用内屏蔽铁路数字信号电缆。
b）电缆中各发送线对、检测线对不同频时，可采用非内屏蔽铁路数字信号电缆，线对应按四线组对角线成对使用。
c）相同载频的发送线对和检测线对不应使用同一根电缆。
d）相同载频的发送线对或检测线对不应使用同一四线组。[4]
在限制铁路数字信号电缆使用范围前，两线制电码一般不区分叠加电码化轨道区段和非电码化区段，四线制电码一般不区分电码化芯线和轨道电路芯线，均按合缆设计使用铁路数字信号电缆。
现阶段按“运电信号函[2012]10号”文要求，仅两线制电码化区段和四线制电码化发码或检测芯线采使用铁路数字信号电缆，其他均使用非数字信号电缆。
因此和区间ZPW-2000轨道电路电缆类似，车站电码化一般也已不使用A型内屏蔽电缆。若车站电码化备用芯线按客专区间轨道电路要求使用备用芯线，则电码化电缆也应全部使用B型内屏蔽铁路数字信号电缆，为备用芯线预留专用内屏蔽四芯组；或者备用芯线不贯通连接，倒接时分段进行，否则也可能产生区和区间ZPW-2000轨道电路类似的串音干扰问题。
另一方面在对“相同载频的发送线对或检测线对不应使用同一四线组”这一要求的认识，在实际工程设计中存在差异。区间ZPW-2000无绝缘轨道电路每个区段均设有一个发送器，而车站电码化不同，接车进路或发车进路一般只设置一台发送器，进路上的轨道区段按预叠加方式分段发码，同一进路上的轨道区段电码化的码序是相同的。在实际工程设计中，往往认为同频但相同发送器的电码化电缆可以使用同一个四线组，即使产生干扰，由于码序相同也不会对列车接收到的机车信号产生影响，按此种方法设计同一发送器的两个发送线对可以合用一个内屏蔽线组，减少对内屏蔽四线组数量的需求，从而降低工程造价。
但按上面方法进行设计在特殊情况下会对造成电码化码序升级，影响运输安全。当如图1所示，车站IG设有接车进路信号机XIL，车站信号楼在XIL右侧，IG1受电端发码芯线与下行正线接车进路的所有区段受电端发码芯线共缆接至信号楼，若IG1受电发码芯线与IAG受电发码芯线在同一四线组，IG1有列车占用发HU码，IAG应不发码，但由于这两个区段共用一个四线组，IG1所HU码会串入IAG。这时区间一列列车办理了在X进站外方停车作业，其在接近区段应收到HU码，若列车因其他原因在X进站信号机前没有停车、冒进信号，按正常情况，IAG此时应无码，列车运行控制记录装置（LKJ）在收到HU码后突然转为无码时会自动判断列车已经冒进信号，进行紧急制动，而IAG此时受IG1干扰也发HU码，LKJ不能判断出列车已经冒进信号，不会进行紧急制动，这样实际上使LKJ防冒进的功能失效，对运输安全造成影响。
图1股道发码干扰接车进路区段示意图
以上这种可能性还可能在正线股道有分割或者车信号楼位置与站中心严重偏离超出股道范围等情况出现。这些情况的共同点是接车进路的道岔区段发码芯线可能和股道的发码芯线合缆回信号楼，股道发码可能干扰接车进路区段。在实际工程设计中应避免这种情况，严格按照“相同载频的发送线对或检测线对不应使用同一四线组”这一要求进行设计。
结束语
在归纳了近年在铁路工程领域设计、使用铁路数字信号电缆时遇到的问题，结合近年相关部门印发的技术文件，提出了铁路数字信号电缆在具体信号工程设计中应注意的问题，并提出了相关解决方案。
参考文献:
[1] 《关于规范铁路数字信号电缆运用的通知》运电信号函[2012]10号
[2]《ZPW-2000A轨道电路备用芯线贯通原则》通设技术[2013]23号
篇4
【关键词】循环流化床；工艺流程；浇筑；温度；压力；壁温块
0 引言
循环流化床锅炉属于沸腾炉，与大家都比较熟悉的四角切圆旋风炉、前后墙对吹室燃炉不同，下面以无锡华光11V-SM1 480T/H锅炉为例，大致说一下工艺流程及热控温度、压力、壁温元件安装注意事项。
1 循环流化床的工艺流程
1.1 制粉系统
循环流化床锅炉没有磨煤机，一定粒度的燃煤经给煤机进入布置在前墙的四根落煤管，落煤管上端有送煤风，下端靠近水冷壁处有播煤风，给煤借助自身重力和引入的送煤风沿着落煤管滑落到下端在距布风板2300处进入炉膛，给煤量通过改变给煤机的转速来调整。
1.2 风烟系统
一次风机送出的空气经一次风空气预热器预热后由左右两侧风道引入炉下水冷风室，通过水冷布风板上的风帽进入燃烧室；二次风机送出的风经二次风空气预热器预热后，通过分布在炉膛前后墙上的喷口喷入炉膛，补充空气，加强扰动与混合。燃料在炉膛内与流化状态下的循环物料掺混燃烧，床内浓度达到一定后，大量物料在炉膛内呈中间上升，贴壁下降的内循环方式，沿炉膛高度与受热面进行热交换，随烟气飞出炉膛的众多细小物料经蜗壳式汽冷旋风分离器，绝大部分物料又被分离出来，从返料器返回炉膛，再次实现循环燃烧。而比较洁净的烟气经转向室、高温过热器、低温过热器、省煤器、一、二次风空气预热器由尾部烟道排出。
1.3 点火系统
四台床下点火燃烧器并列布置在炉膛水冷风室后侧。由点火油枪、高能电子点火器及火检装置组成。点火油枪为机械雾化，燃料为轻柴油。每支油枪出力800kg/h，油压2.5Mpa，床下油枪所需助燃空气为一次风。对于床下点火燃烧器，空气和油燃烧后形成850℃左右的热烟气。从水冷风室上的布风板均匀送入炉膛。
1.4 返料系统
返料器内的松动风与返料风采用高压冷风，由小风帽送入，松动风与返料风的风帽开孔数量及孔径有差别，返料风大，松动风小，并采用分风室送风。
1.5 汽水系统
给水经过水平布置的四组省煤器加热后进入锅筒。锅筒内的锅水由集中下降管、分配管进入水冷壁下集箱、上升管、炉内水冷屏、上集箱，然后从引出管进入锅筒。锅筒内设有汽水分离装置。饱和蒸汽从锅筒顶部的蒸汽连接管引至汽冷旋风分离器，然后依次经过尾部汽冷包墙管、低温过热器、一级喷水减温器、炉内屏式过热器、二级喷水减温器、高温过热器，最后将合格的过热蒸汽引向汽轮机。
2 热控测点安装
循环循环流化床的锅炉燃烧室、旋风分离器出口烟道、返料装置均浇筑耐磨材料；部分区域固体粉尘颗粒较多，因此，对于热控设备如温度，压力安装就要注意安装方式，否则会出现温度测量不准、压力测点老堵的现象。
2.1 针对不同位置温度测点的安装方式
1）燃烧室、返料装置，此两个位置都有内浇筑料，而且固体颗粒物较多。安装这两处温度计有以下要点：
（1）安装温度计套管时，一定要有倾斜角度，目的防止高温颗粒在温度元件上堆积造成测量不准。
（2）温度计是耐磨热电偶。
（3）为防止浇筑施工方碰坏元件，一般不安装温度计元件，只安装套管，因此，为防止浇筑方施工时堵住测点，一定要事先查好浇筑厚度，使套管超出浇筑厚度。
（4）浇筑施工方办好施工工序交接单，以防堵塞测点孔。
此两处温度计安装形式如图1。
2）旋风筒出口烟道有浇筑料及少量的固体颗粒物、水冷风室处有浇筑料没有颗粒物，安装此两处温度计有以下要点：
（1）旋风筒出口烟道温度计是耐磨热电偶，水冷风室处温度计是一般热电偶。
（2）为防止浇筑施工方碰坏元件，一般不安装温度计元件，只安装套管，因此，为防止浇筑方施工时堵住测点，一定要事先查好浇筑厚度，使套管超出浇筑厚度。
（3）浇筑施工方办好施工工序交接单，以防堵塞测点孔。
此两处温度计安装形式如图2。
图1
图2
3）尾部包墙、省煤器处、空预器处三处没有浇筑料有少量粉尘，安装温度计时不需考虑浇筑料，需注意以下要点：
（1）温度计是一般热电偶。
（2）施工时注意套管长度，使温度计插入深度能够调节。
图3
图4
（3）避开吹灰器及省煤器的蛇形管。
此三处温度计安装形式如图3。
4）点火器内内有浇筑料及少量的油，安装时要注意以下要点：
（1）温度计是一般热电偶。
（2）施工时注意套管长度，套管能超出浇筑料，温度计插入深度能够调节。
（3）温度计套管和温度计之间密封必须要良好，避免漏油。
此处温度计安装形式如图3.
2.2 循环流化床的所有压力测点安装都一样，需注意以下安装要点
（1）取压部件为防堵吹扫装置或防堵取样器。
（2）炉内有浇筑料的地方要保证取源部件能够伸出浇筑料，同时保证外面的压力接管座在保温层外面。
压力取源部件的安装形式如图4。
2.3 锅炉壁温安装
主要有省煤器吊挂管壁温，低过出口壁温，屏过出口壁温，高过出口壁温，汽包上下壁温。安装壁温时注意要点：
（1）壁温块和管壁三点点焊。
（2）壁温块安装按照锅炉厂家图纸尺寸。
（3）屏过出口壁温位于顶棚上，顶棚和屏过出口管有密封膨胀节，壁温块若按图纸施工就会被密封与膨胀节内，为此壁温块要适当上移，焊接与密封膨胀节外。
（4）壁温引出考虑锅炉膨胀，在引出锅炉本体时留出一定的裕量。
3 结束语
弄清楚循环流化床的工艺流程及内部浇筑部位厚度，对于热控设备测点的安装很重要，热控设备安装中注意安装要点，避免机组出现的温度测量不准及压力测点老堵的现象，从电厂实际运行来看，热控测点测量达到了较为理想的效果。
【参考文献】
[1]DL/T 5210.4-2009 电力建设施工质量验收及评价规程[S].热工仪表及控制装置篇.
篇5
关键词：集成电路 SUPREM-III 扩散工艺模拟
1.引言
随着超大规模集成电路技术的发展，集成电路技术领域的计算机辅助设计技术，已经成为优化半导体器件结构，提高各种集成电路性能，设计开发和研制半导器件的特性必不可少的技术手段。我在这个领域里做了一些技术工作，深深地体会到从事集成电路技术研究的技术人员必须尽快掌握这一技术，才能解决工艺中的技术问题，提高开发研制新品的能力，从而提高占领及开拓集成电路产品市场的技术实力。
SUPREM系统是用于通用集成电路及分力半导体器件工艺的计算机模拟系统。当今国际上广泛应用的是SUPREM-Ⅳ版，是开发较为完善的一种工艺模拟器。就集成电路工艺模拟的模拟功能来说，集成电路工艺模拟系统可对集成平面工艺进行全工序、全参数的顺序模拟，同时也可进行单项工艺参数的模拟，现代集成电路技术中，工艺模拟无论对于工艺的研究与开发还是对于集成电路产品的工艺设计都具有重要的意义。计算机上采用SUPREM-III完成离子注入工艺初始条件的编辑和离子注入工艺模拟，并对模拟结果曲线进行比较，并在VC6.0环境下编程模拟N＋源、漏区的典型SUPREM运行程序。本系统预先采用SUPREM-III进行扩散工艺模拟，将晶向、方块电阻、氧化时间、氧化厚度、氧化温度、扩散结深等多组数据一一对应地存储于Foxpro数据库表中，用ODBC技术实现Authorware和Foxpro数据库开放式连接。实验中通过相关查询，在Authorware内部再利用插值方式，对操作者给出的晶向、氧化温度、氧化时间、氧化厚度、扩散结深、方块电阻等进行计算后，并给出模拟结果。考虑到系统应用于教学而非工程计算，因此采用了数据库查询加差值数据拟合而非实时计算完成模拟，避免了较长时间的工程计算。系统提供了实际扩散炉设备操作面板，在计算机上完成扩散工艺控制程序的编辑以及扩散炉的操作，并得到相应操作的模拟结果。从而对扩散工艺操作过程有了更深刻的了解［1］。
2.扩散工艺模拟软件
我采用SUPREM软件来进行扩散工艺的模拟。大多数的杂质是通过离子注入来实现掺杂的，杂质的激活、注入，扩散工艺都可以进行模拟，同时可以和实际扩散工艺分布相比较。SUPREM软件包含大多数常用掺杂剂的注入参数。正常条件下，该程序可通过简单的双边高斯分布和高斯分布。还可以通过双Pearson Ⅳ型earson Ⅳ型分布来预测杂质分布情况。高版本的程序还可根据蒙特卡罗方法或者波耳兹曼传输方程来预测杂质分布情况。
3.SUPREM软件在扩散工艺中的应用
扩散工艺模拟的操作步骤同氧化工艺基本一致，只是两处略有不同：第一处，在进片过程中，在主界面操作台下选中扩散工艺按钮，双击设备，从而出现扩散工艺界面，界面的左侧为各种扩散方法，而右侧区域则是进入扩散设备的模拟系统。第二处，输入晶片位置号（1－12）如1号及硅片晶向如110后按键，然后点击进入工艺模拟窗口。把此处修改为输入晶片位置号（1－12），如2号及杂质类型（b或p）后按键，再进入工艺模拟窗口。
从上面的数据可以得到扩散工艺模拟结果，分析如下：在扩散温度和晶片类型相同的情况下，结深的数值随扩散工艺时间的增加而增加，扩散工艺的时间越长，结深的数值就越大。在扩散温度和扩散温度时间的情况下，p型晶片的结深的数值比b型晶片要大，在扩散时间和晶片类型相同的情况下，结深的数值会随扩散工艺温度的增加而增加，温度越高，结深的数值越大。结深与晶片号无关，方块电阻的阻值与晶片号无关，在扩散温度和扩散时间相同的情况下，p型晶片比b型晶片的方块电阻阻值要小得多，在扩散温度和类型相同的情况下，方块电阻的阻值会随扩散工艺时间的增加而减小，扩散时间越长，方块电阻的阻值就越小，在扩散时间和晶片类型相同的条件下，同时方块电阻阻值不为0，方块电阻的阻值会随扩散温度的增加而减小，扩散温度越高，方块电阻的阻值越小。
4.结语
从上面的扩散工艺模拟结果，可以得出SUPREM-III是一种可以用作集成电路工艺计算机辅助设计和模拟的有力的工具，它同器件模拟软件S2P ISCES的联用，可以对MOS场效应管和双极型晶体管特性的进行快速分析设计。在应用的过程中得到SUPREM-III中所用扩散等主要工艺的模型有多种模型可以选择，这样在工艺模拟中就可以灵活的应用。本实验结果表明本次扩散工艺模拟系统可以达到十分理想的模拟精度。是在集成电路工艺研究领域中技术人员的有利技术辅助手段之一。
篇6
关键词： 集成电路；放电保护；电源钳位
1ESD保护电路
随着超大规模集成电路工艺技术的不断提高，集成电路的静电放电（Elect rostaticDischarge，ESD）保护电路的设计越来越受到了电路设计者的重视。ESD保护电路是为芯片电路提供静电电流的放电路径，以避免静电将内部电路击穿。由于静电一般来自外界，例如人体、机器，因此ESD保护电路通常在芯片的压焊盘（PAD）的周围。输出压焊盘一般与驱动电路相连，即与大尺寸的PMOS和NMOS管的漏极相连，因此这类器件本身可以用于ESD保护放电，一般情况下为了保险，输出端也加ESD保护电路；而输入压焊盘一般连接到MOS管的栅极上，因此在芯片的输入端，必须加ESD保护电路。 另外，在芯片的电源（Udd）和地（Uss）端口上也要加ESD保护电路，以保证ESD电流可以从Udd安全地释放到Uss。对于高压工艺上电路的ESD保护主要有下面两个难题需要解决：一是高压晶体管器件的均匀导通性，二是电源钳位模块的闩缩效应。
2实现高压器件或芯片的静电放电保护分析
在显示器驱动芯片，电源管理芯片以及汽车电子等应用中，芯片的工作电压通常比较高，达到20V-40V甚至更高。这些芯片的设计需要选取击穿电压比较高的高压晶体管。实现对这些高压器件或芯片的静电放电保护将遇到下面的难题。
实现高压工艺应用中静电保护的一个难题是高压晶体管器件的均匀导通性。通常在低压工艺中，栅极接地类型NMOS器件（ggNMOS）结构被广泛用来保护内部核心线路。而多指条（multi-finger）并联的ggNMOS结构可以用来倍增其静电保护能力级别，从而实现预期ESD保护指标。对于高压晶体管，其一次击穿电压远大于二次击穿电压（vt2
实现高压工艺应用中静电保护的另一个难题就是如何避免电源钳位电路中闩锁效应的发生。高压NMOS器件通常都有较高的触发电压和较低的钳位电压。基于高压工艺的集成电路通常工作在20V甚至40V或更高的工作电压中，如果应用于VDD和GND之间的电路钳位电压比电路工作电压要小的时候。外部噪声出现在电路的端口上，将电源和地之间的钳位模块误触发，并形成一个低电阻通路。当钳位电压小于电路工作电压的时候，电源和地之间的低阻导通状态将一直保持住，从而形成闩缩效应，最终将导致该部分电路被烧毁。
3一种应用于高压工艺集成电路中电源钳位的器件结构设计
图1是有二极管Dp，Dn以及电源钳位模块组成的全芯片保护结构图。为了避免因外接噪声导致的电源钳位模块闩缩效应的发生，通常需要设计的钳位模块钳位电压值高于电路正常工作电压。另外就是要避免选用高压晶体管器件，因为高压晶体管器件的非均匀导通问题限制了其ESD保护能力的提升。
利用级联多个SCR器件级联的结构来实现较高的钳位电压值。通常单个SCR器件的钳位电压值非常小，在1V到2V范围之间，对于这样普通的SCR结构，即使多个级联在一起，整体结构的钳位电压将还是很小。本设计中，用一种高钳位电压值的SCR器件结构将会被选取作为级联的基本单元。
图2是一个常见的双阱工艺的SCR器件结构。其在N-Well和P-Well交界的地方，P+型掺杂将别注入，形成一个桥状区域连接N-Well和P-Well。该结构将改变传统SCR结构的正向击穿电压，从N-Well/P-Well结击穿电压值（18V-20V）降低到N-Well/P+结击穿电压 （8V-12V）。采取这种低触发电压的SCR结构，便于后面的多个SCR级联结构设计。该类型SCR器件的钳位电压值可以通过调节D3和D4的尺寸，来实现高钳位电压。选取合适的D3和D4值，可以使得SCR的钳位电压逐渐接近触发电压，达到8V到12V范围。
图3分别给出了不同个数SCR器件级联结构示意图。以两级SCR器件级联结构为例，将第一级的负极(Cathode)和第二级的正极(Anode)通过金属连接在一起，保留第一级SCR器件的Anode作为级联结构的Anode，保留第二级SCR器件的Cathode作为级联结构的Cathode。
图4是不同级联级数SCR器件的TLP测试特性。随着级联级数的倍增，级联器件的触发电压值以及钳位电压值也跟着倍增。选取合适的SCR级联个数，可以实现无闩缩效应的电源钳位模块设计。比如选取四级SCR级联，其钳位电压将达到45V，可以应用在电源工作电压为40V的高压应用中的ESD保护。
4结语
本文提出的一种新型SCR结构用来提升单个SCR器件结构的钳位电压。该结构将传统SCR器件寄生BJT的发射极（寄生PNP的P+发射级和寄生NPN的N+发射级）在器件的纵向替换成P+和N+掺杂交替的方式。新型SCR器件的钳位电压将得到很大提升，选取合适的P+和N+掺杂面积比例，可以调整钳位电压的大小，使得钳位电压值高于电路正常工作电压范围，从而有效避免闩缩效应的发生。该发明在实际应用中，需要选取合适的参数：正极到负极之间的距离，N+和P+掺杂的面积比例。
相对于级联FOD，MOSFET的结构而言，选取级联SCR器件的最大优点是，其单位面积静电防护能力非常高，可以使得设计面积得到优化。上面单个SCR器件的宽度为50um，其不同级数级联SCR的二次击穿电流都接近2A，人体模式（HBM）静电保护能力将会接近3KV（2A*1500ohm）。从而达到优化芯片面积的目的。
参考文献：
篇7
关键词：555集成电路；工作原理；电路分析
浙江省教育改革走在全国前列，从2014届开始，通用技术中的《电子控制技术》作为高考的选考内容，这对于全省通用技术教师教学来说是个严峻的挑战。大多数教师不是电子技术专业出身，有些从物理教师转行过来，更甚的是从生物、化学、文科等教师中转行过来，对电子技术专业知识相当的匮乏，且现使用的苏教版《电子控制技术》教材，没有经过教学实践检验，所以教材中有些错误的内容没有订正。这样情况下，我们有必要对555集成电路有全面的正确认识，并能分析其在电路中的工作原理和实际应用。
一、555集成电路命名规则和常见封装形式
555集成电路芯片的生产厂家众多，常见的有NE555、CA555、MC7555、CB7555.那它们的命名规则是怎样的呢？
如果用TTL工艺制作的称为双极型集成电路，用CMOS工艺制作的称为CMOS集成电路。所有双极型集成电路型号最后3位数码都是555；所有CMOS产品型号最后4位数码都命名为7555；如果一个芯片上集成两个555并共用一组电源叫双定时器。双极型双定时器产品命名为556；CMOS双定时器命名为7556。双极型和CMOS型555定时器的功能和外部引脚的排列完全相同。
双极型的555集成电路工作电压为4.5V―15V，第3脚输出（驱动电流）可达200mA，可直接驱动小型继电器，但缺点是静态电流也偏大。
CMOS型的7555集成电路工作电压2―18V，静态电流很小，只有80uA，特别适合于使用电池、低电源电压场合。但7555的第3脚驱动电流很小，只有1mA，不能直接驱动继电器，需要通过三极管的放大来驱动继电器。
二、555芯片等效电路结构及工作原理
（1）555等效功能电路图。
虽然很多半导体器件公司都生产各自型号的555集成电路，但其内部电路大同小异，且都具有相同的引脚功能端。
555集成电路内部等效电路图
555集成电路由3个阻值为5kΩ的电阻组成的分压器（555由此得名）、两个电压比较器C1和C2、基本RS触发器、放电三极管TD和缓冲反相器G3组成。虚线边沿标注的数字为管脚号。其中1脚为接地端；2脚为低电平触发端，由此输入低电平触发脉冲；6脚为高电平触发端，由此输入高电平触发脉冲；4脚为复位端，输入负脉冲（或使其电压低于0.7V）可使555定时器直接复位；5脚为电压控制端，在此端外加电压可以改变比较器的参考电压，不用时，经0.01uF的电容接地，以防止引入干扰；7脚为放电端，555定时器输出低电平时，放电晶体管TD导通，外接电容元件通过TD放电；3脚为输出端，输出高电压约低于电源电压1V―3V，输出电流可达200mA，因此可直接驱动继电器、发光二极管、指示灯等；8脚为电源端，可在5V―15V范围内使用。
（2）555集成电路工作原理分析
5脚经0.01uF电容接地，以防止引入干扰；比较器C1比较电压为2/3VCC，C2的比较电压为1/3VCC。
①当R（__）=0时，Q（__）=1，uo=0，T饱和导通。
②当R（__）=1、UTH>2VCC/3、UTR（____）>VCC/3时，C1=0、C2=1，Q（__）=1、Q=0，uo=0，T饱和导通。
③当R（__）=1、UTHVCC/3时，C1=1、C2=1，Q（__）、Q不变，uo不变，T状态不变。
④当R（__）=1、UTH
三、教材555电路案例分析
案例1.鸡蛋孵化温度控制器的设计电路图如下（教材P99页）
对于这个电路图根据我们之前对555原理的分析，发现教材对该电路的设计和分析有错误：
（1）图中三个箭头处应加上圆点，表示电路是连接的。
（2）将 CB7555 改为 NE555，因CB7555 是 CMOS 型的集成电路，输出电流只有1mA，驱动能力不够。NE55是双极型集成电路，能输出200mA，能直接驱动继电器。
（3）文字描述有误。这里的 555 是工作于双稳态。
把热敏电阻Rt1放入盛有37℃的水的烧杯中，调节可变电阻Rp1，使NE555的2脚电压低于VCC/3，6脚的电压低于2VCC/3，3脚输出高电平，点亮V1，继电器触点J-1闭合，电热器开始加热。
案例2 555电路组成的水箱闭环电子控制系统电路图（教材P104页）
电路分析如下：
当水位低于b点时，555电路中的AC和BC都断开，所以2脚和6脚输入都是低电平，由555逻辑功能表分析可知，3脚输出高电平，V4饱和导通，继电器J吸合，电动机M工作抽水。由于3脚高电平，所以V1导通，打水指示灯亮。7脚输出状态是高电平V2截止，有水指示灯不亮。
电动机M抽水时，水位上升，如果在ab之间，相当于BC导通，AC断开，则2脚输入为高电平（大于VCC/3），6脚为低电平（小于2VCC/3），由555逻辑功能表分析可知，3脚输出状态不变，由原来的状态决定，即3脚输出高电平，V4饱和导通，继电器J吸合，电动机M还是继续工作抽水；由于3脚高电平，所以V1导通，打水指示灯亮。7脚输出状态是高电平V2截止，有水指示灯不亮。
当水位到达a时，AC接通，6脚主电平（大于2VCC/3），则3脚和7脚输出低电平，则V4和V1截止，继电器J断开，电动机M停止抽水，V1打水指示灯灭。由于7脚低电平，则V2导通，则有水指示灯亮。
当水位下降时，AC断开，BC接通，则6脚输入是低电平（小于2VCC/3），而2脚输入是高电平（大于VCC/3），3脚输出状态保持不变，即输出为低电平，抽水机不工作。
当水位下降到b时，电路工作情况跟（1）一样，抽水机又工始工作，又重复前面的周期运行情况。
以上是对教材两例的纠错和电路原理分析，但555电路的应用有很多种，如接成单稳态电路，可用在555触摸定时开关和定时器；还可以外接电容器，组成多谐振荡器，我们教师首先掌握555电路等效功能电路和基本的逻辑关系，对于实际电路也可以通过上面例子的分析方法，相信一定能理解其他555电路工作原理的，在电子控制技术教学中会更加得心应用，心中有底气。
参考文献：
篇8
数字集成电路低功耗优化设计
随着科技的不断发展和进步，在集成电路领域当中，数字集成电路的增长速度飞快，在各种新技术的应用之下，集成电路系统的集成度和复杂度也有了很大的提升。对着移动设备、便携设备的广泛应用，使得数字集成电路面临着越来越严峻的功耗问题。因此，在数字集成电路的未来发展当中，低功耗优化设计已经成为一个主要的发展趋势，在数字集成电路的工艺制造、电路设计等方面，都发挥着巨大的作用。
一、低功耗优化设计的方法和技术
对于可移动、便携式的数字系统来说，功耗具有很大的作用。因此在设计数字电路的时候，应当分析其功耗问题。在设计数字集成电路的过程中，要对功耗、面积、性能等加以考虑。而在这些方面，存在着相互关联和约束的关系。因此，在对数字电路性能加以满足的前提下，对设计方案和技术进行选择，从而实现低功耗优化设计。具体来说，应当平衡性能、面积、功耗方面的关系，防止发生浪费的情况。对专用集成电路进行高效应用，对结构和算法进行优化，同时对工艺和器件进行改进。
二、数字集成电路的低功耗优化设计
1、门级
在数字集成电路的低功耗优化设计中，门级低功耗优化设计技术具有较为重要的作用，其中包含着很多不同的技术，例如路径平衡、时许调整、管脚置换、们尺寸优化、公因子提取、单元映射等。其中，单元映射是在设计电路中，在逻辑单元、门级网表之间，进行合理的布局布线。公因子提取法能够对逻辑深度进行降低、对电路翻转进行减小、对逻辑网络进行简化从而降低功耗。路径平衡则是针对不同路径的延迟时间，对其进行改变，从而降低功耗。
2、系统级
系统级低功耗优化设计当中，主要包括了软硬件划分、功耗管理、指令优化等技术。其中，软硬件划分主要是对硬件和软件在抽象描述的监督，对其电路逻辑功能加以实现，通过对方案的综合对比，选择低功耗优化设计方案。功耗管理是针对电路设计不同的工作模式，将空闲模块挂起，从而降低功耗。而指令优化则包含指令压缩、指令编码优化、指令集提取等，通过对读取速度、密度的提升，使功耗得到降低。
3、版图级
在版图级低功耗优化设计中，需要对互联、器件等同时进行优化，对着集成电路工艺的发展，器件尺寸的减小，功耗也就自然降低。同时由于具有更快的开关速度，因此可以根基不同情况，在电路设计中选择合适的器件进行优化。而对于系统来说，互联作为连接器件的导线，对于系统性能也有着很大的影响。在信号布线的过程中，可以增加关键、时钟、地、电源等信号以及高活动性信号的横截面，从而降低功耗和延时。
4、算法级
在算法级低功耗优化设计当中，需要对速度、面积、功耗等约束条件加以考虑，从而对电路体系编码、结构等进行优化。在通常情况下，为了提升电路质量、降低电路功耗，会采用提高速度、增加面积等方法来实现。算法级低功耗优化设计与门级、寄存器传输级不同，这两者都是对电路的基本结构首先进行确定，然后对电路结构再进行低功耗优化调整。在算法级低功耗优化设计当中，主要包括并行结构、流水线、总线编码、预计算等技术。
5、电路级
在电路级低功耗优化设计中，NMOS管阵列构成的PDN完成了逻辑功能，其中只需要少量额晶体管，具有较快的开关速度，同时由于具有较低的负载电容，不存在短路电流。在电源与第之间，没有电流通路，因此不会产生静态功耗，对于总体功耗的降低有着很大的帮助。同时，在应用的异步电路当中，在稳定状态时，输入信号才会翻转，从而避免了输入信号之间的竞争冒险，也避免了功耗浪费。
6、工艺级
在工艺级低功耗优化设计中，主要包括按比例缩小、封装等技术。随着技术的发展，系统拥有了更高的集成度，器件尺寸得以减小、电容得以降低，在芯片之间，通信量也有所下降，因此功耗也能够得到有效的控制。其中主要包括了互连线、晶体管的按比例缩小。芯片应当进行封装，充分与外界相隔离，从而避免外界杂质造成腐蚀，降低其电气性能。而在封装过程中，对于芯片功耗有着很大的影响。通过合理的进行封装，能够更好的进行散热，从而是功耗得到降低。
7、寄存器传输级
在设计数字集成电路的过程中，寄存器传输级是一种同步数字电路的抽象模型，根据存储器、寄存器、总线、组合逻辑装置等逻辑单元之间数字信号的流动所建立的。在当前的数字设计中，工作流程是寄存器传输级上的主要设计，根据寄存器传输级的描述，逻辑综合工具对低级别的电路描述进行构建。在寄存器传输级的低功耗优化设计当中，主要包括了门控时钟、存储器分块访问、操作数隔离、操作数变形、寄存器传输级代码优化等方法。
随着科技的不断发展，在当前社会中，越来越多的移动设备和便携设备出现在人们的生活中，因此，数字集成电路也正在得到更加广泛的应用。而在电路设计当中，功耗问题始终是一个较为重点的问题，因此，应当对数字集成电路进行低功耗优化设计，从而降低电路功耗，提升电路效率。
参考文献：
[1]桑红石，张志，袁雅婧，陈鹏.数字集成电路物理设计阶段的低功耗技术.微电子学与计算机，2011（04）.
[2]邓芳明，何怡刚，张朝龙，冯伟，吴可汗.低功耗全数字电容式传感器接口电路设计.仪器仪表学报，2014（05）.
篇9
关键词：摩尔定律；晶体管；电子信息产业
中图分类号：TN-9 文献标志码：A 文章编号：1674-9324（2014）23-0170-02
一、引言
摩尔定律是由英特尔（Intel）创始人之一戈登・摩尔（Gordon Moore）在搜集1959年至1965年集成电路上晶体管数量的数据的基础上，于1965年4月提出的[1]。即当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。戈登・摩尔提出摩尔定律后的几年内，世界多数半导体公司按照这个定律制定了产品更新策略。1969年，摩尔和朋友建立英特尔公司并制定电子信息产业标准。此后，英特尔公司生产的大量产品都验证了摩尔定律的准确性。直到目前，全球仍有多数知名半导体制造公司一直遵循摩尔定律进行产品生产，如英特尔、高通、AMD、ST等[2]。
摩尔定律核心是不断增加的晶体管的数目，以及更强大的性能和更高的集成度，这也会带来一系列问题，如设计者需要使用各种方法来解决高温问题[3]。但这却能促进制作工艺的提升和集成电路中晶体管数目的增加。一方面，更强大的性能来源于更多晶体管数目；另一方面，制作工艺的更新也促进性能的提升。很多制造集成电路的工艺被英特尔公司使用，比如180nm，90nm，65nm，45nm，32nm等，来也将有14nm和10nm[4]。其他半导体制造公司也有各自的制作工艺，如台积电公司等。
基于以上问题和相关介绍，从1965年起，几乎所有的半导体厂商都遵循了摩尔定律。每一次进步都使得集成电路上能容纳更多的晶体管，并且带来更低廉的价格。然而，在摩尔定律提出的40年以来，也出现了一些问题，一度让人们怀疑摩尔定律是否会被终结[5-6]。但是摩尔定律一直发展到了今天，在未来几年内也会一直有效。
二、摩尔定律与晶体管数目
1.晶体管数目增加的影响。摩尔定律的经典结论是，当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月增加一倍，性能也提升一倍。不断增加的晶体管数量意味着更强大的性能，包括更多的功能和更快的运行速度。集成电路功能可以不断提升。例如，原来的8051单片机没有集成片上模数转换，而现在的单片机如集成Cortex-M3内核的STM32内部集成了模数转换模块。这些模块的增加给工程设计带来很多便利，在印刷电路板上不再需要额外的集成电路，并且可以提高传感器的精确度，在AMD的Tahiti XT中集成了4，312，711，873个三极管[7]。最近几年，提出了一个新的概念――片上系统（Soc）。片上系统的集成电路可以拥有更强大的系统功能、更低廉的价格以及更低的耗电量和更小的供电电压。同时，更多的晶体管意味着更快的运行速度。目前最大的个人CPU I7-3970X拥有22.7亿个晶体管[8]，而上一代最大的个人CPU I7-990X拥有10.17亿个晶体管[9]。目前最大个人电脑的核心部件如表1所示。
2.晶体管数目对温度的影响。工程设计人员希望通过增加单位面积里晶体管的数量来提高性能，并希望通过更先进的制造工艺来控制温度。所以新型集成电路的温度并不会比之前集成电路的低。如今，设计者也可以使用其他途径来解决温度问题。多数电脑使用风扇或者水冷，甚至液氮来冷却。为了更有效率地对集成电路进行冷却，冷却技术需要不断地进行改进和提高。现今集成电路冷却业是一个大产业并且不断发展，世界上有很多专注于此的公司。
三、摩尔定律与价格
当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月增加一倍，性能也将提升一倍。因为集成电路的价格主要来源于制作工艺提升的费用，更先进的制作设备需要更先进的生产技术和工厂来支持，而集成电路原料的价格可以忽略。英特尔公司在设计集成电路之外，也建立了先进的工厂来保证制造工艺。建造工厂需要花费大量的物理与财力，所以需要通过增加产品的数量并增加工厂的工作年限来减少生产集成电路的平均费用。台积电是一个非常著名的集成电路制造代工公司，它使用了另一种方法来减少生产集成电路的平均费用。NVDIA，AMD，Qualcomm以及一些其他的集成电路设计公司都是台积电的客户。通过帮助大量的集成电路设计公司生产集成电路，台积电可以生产出大量的产品来提供建设厂房所需要的花费。第一台计算机是为了计算炮弹弹道而生产的，所以拥有足够的军费支持。而工业中费用的问题不能忽视，所以集成电路变得越来越廉价，嵌入式系统也被运用在工业控制中。因为嵌入式系统低廉的价格，除了工业控制之外，其他很多领域也在使用单集成电路微处理器。例如智能家居、智能手机、无人飞机等等。在各个领域中广泛运用的电子设备是使我们的生活能变得更智能更现代的原因之一。在摩尔提出摩尔定律的1965年，这些智能化生活都是不可想象的。
四、摩尔定律未来发展趋势
1965年提出的摩尔定律对世界来说是一个重大事件。而现在，我们将怎样评价它48年来对世界的影响？不管怎样，摩尔定律巨大的影响是不可否认的。在摩尔的眼里，摩尔定律所揭示的速度是不可能永远持续下去的[3]。一些文章认为摩尔定律将会因为漏电流和高温被终结[5]。一些其他的观点则认为导致摩尔定律终结的原因是制造商不能收回研发和建造工厂的巨大成本[6]。一个半导体工业协会出版的名为“未来技术发展蓝图”的文件指出，10nm级的工艺是关键，因为以往的机械制作工艺将不能达到其制造的所需要求[6]。关于摩尔定律的继续发展和未来影响，我们有以下看法。
第一，首先是制造工艺上的一些问题。依照目前的发展趋势，有两个方面的问题越来越明显，就是关于漏电流和高温。这些问题需要通过制造工艺的进步来解决。摩尔曾经指出漏电流将会限制摩尔定律发展，当晶体管的尺寸不断减小，漏电流的影响将使得功耗增大。如果设计者不断减小晶体管的尺寸，电流将变得越来越大并烧毁晶体管。
得益于3D晶体管技术，这个由于漏电流产生的问题暂时得到了解决，集成电路还可以工作在更低的驱动电压下。关于温度，由于更先进的制造工艺，在保持同样晶体管数量和性能下，新型号的集成电路的温度总会低于旧型号的集成电路。在奔腾4时代，英特尔不能很好地解决高温的问题。但得益于多核技术，英特尔推出了名为酷睿的产品来解决这个问题。现在，很多移动平台集成电路供应商都使用多核技术来解决高温的问题。同时，为了控制功耗在100W以下，一个叫ARM的著名集成电路公司推出了一个名为big.little的新异构计算解决方案，这个架构将功耗高、性能强的处理器，与功耗低、性能弱的处理器封装在一起。并希望借此能提高处理器的效率，产生能达到高性能但功耗低的处理器。
各种新出现的技术问题将导致发展放缓。首先在于集成电路的制造方面，比如当集成电路达到10nm数量级时，光学加工手段将会取代机械加工手段。英特尔使用疝灯产生的远紫外线来雕刻集成电路，IBM使用X光，这将可能解决工艺尺寸的问题，比如制造14nm尺寸的芯片。如果新的制造手段将被发现，将继续提高集成电路性能。再看看其他方面的限制，比如耗电问题。目前芯片性能的进步很快，但同时也会增加耗电量。这些都可能是集成电路发展的一个不可逾越的瓶颈，导致摩尔定律不再适用，电子信息产业不再迅速发展。
而对于工艺的更新速度，可以参考英特尔的策略，根据英特尔提出的“Tick-Tock”战略，在接下来的一年，将会有7nm和5nm制作工艺的集成电路推出。当“Tick”年来到，集成电路的制程将会更新；而“Tock”年到来时，集成电路的微处理器架构将会更新[9]。
第二，财务因素是每个公司发展的决定性因素。一些专家认为公司无法负担起建设新厂房所需要的大量资金。新的集成电路所带来的利润不足以让公司支付这些费用并盈利，集成电路的更新速度将会放缓。目前，英特尔正在以色列建设10nm生产工艺的工厂。在电子信息产业发展早期，硬件能力的增长跟不上软件需求发展的速度（软件设计总是需要更高性能的硬件），所以对硬件的性能提升有很大的需求，每次硬件的增长都被快速地应用在软件上。而现在软件的复杂性增长已经趋于平缓，而不是继续高速复杂化。比如新一代的Windows 8操作系统对硬件的要求甚至低于老一代操作系统Windows 7[8]。一直致力于提高芯片性能的英特尔也推出了功耗更低和超低电压CPU，由英特尔极力推广的超极本逐渐成为了未来笔记本的发展方向。另一方面因为大多数用户并不需要如此强劲的性能，而更加看重用户体验，加上购买高性能处理器的花费太高，导致技术进步的速度受到限制。比如只有少部分中国人使用昂贵的I7处理器。如果不能有效地控制成本，并且没有大量的市场需求，集成电路性能提高的速度将大大放缓。
第三，全新的制造材料将改变集成电路的发展方向。在晶体管发明以前，没有人能预料到今天电子信息产业的繁荣。也许我们能使用新的材料或者技术来改变现状。我们可以考虑使用其他的半导体元素代替硅元素制作晶体管，比如元素周期表上第三和第五族的元素。利用它们不同的属性，提高芯片的性能。但这可能仅仅是权宜之计，因为它们可能也会遇到与硅元素相同的问题。石墨烯也是一个很有希望的晶体管材料。但是它也有很多问题，比如没有足够的带隙，人们对它的了解也不足够充分。这些材料和技术目前都处于探索之中，未来也许也会有新技术出现，并带来革命性的改变。如果将来的某个发明，改变了集成电路性能提升的方式，或者产生了新的计算机技术，取代了现有的集成电路工作原理，那么摩尔定律可能将不再适用。
五、结论
由本文的研究分析可以得出，目前集成电路的发展还会遵循摩尔定律，并伴随电子信息产业的飞速发展。而若干年以后，集成电路和电子信息产业的发展速度将会放缓。此外，集成电路性能提升的方式也可能会发生改变。
目前，电子信息产业发展飞速，如同大多数工业产业一样，由刚刚兴起时的发展困难到随后的一个高速发展时期，然后又逐渐趋向平稳。在电子信息产业中，这种现象可能出现在五年后，也可能在十年或者二十年以后。但这一天一定会到来，没有人可以打破这个基本的自然规律。在未来几年内，摩尔定律还将适用，电子信息产业仍将快速蓬勃发展。在未来的某天，摩尔定律将失去它的价值，电子信息产业也将会以其他的形式和方向继续发展。
参考文献：
[1]Nam Sung Kim，Leakage current：Moore’s Law Meets Static Power[J].the IEEE Computer Society. December 2003：68-75.
[2]陶然.守望摩尔定律[J].电子产品世界，2010，（6）：2-4.
[3]沈建苗.摩尔定律是否有未来[J].微电脑世界.2011，（9）：12-15.
[4]Desktop 3rd Generation Intel Core Processor Family，Desktop Intel Pentium Processor Family，and Desktop Intel Celeron Processor Family[EB].http：///content/dam/www/public/us/en/documents/datasheets/3rd-gen-core-desktop-vol-2-datasheet.pdf，January 2013.
[5]齐书阳.摩尔定律会终结吗[J].电脑爱好者，2013，（8）.
[6]赵佶.摩尔定律何时会失效[J].半导体信息，2012，（5）：4-8.
[7]Mike Mantor. White Paper|AMD GRAPHICS CORES NEXT （GCN） ARCHITECTURE[EB].http：///cn/Documents/GCN_Architecture_whitepaper.pdf，August，28，2012.
[8]Intel Core i7-900 Desktop Processor Extreme Edition Series and Intel Core i7-900 Desktop Processor Series on 32-nm Process[EB]. http：///content/dam/www/public/us/en/documents/datasheets/core-i7-900-ee-and-desktop-processor-series-datasheet-vol-1.pdf，February，2010.
篇10
关键词：集成电路工程；专业学位研究生；培养实践
中图分类号：G643 文献标志码：A 文章编号：1674-9324（2016）29-0221-02
一、引言
2000年6月，国务院了《鼓励软件产业和集成电路产业发展的若干政策》（国发18号文），并陆续推出了一系列促进IC产业发展的优惠政策和措施。国家科技部在863计划中安排了集成电路设计重大专项。在863计划集成电路设计重大专项的实施和带动下，北京、上海、无锡、杭州、深圳、西安、成都等七个集成电路设计产业化基地的建设取得了重要进展。与此同时，为了适应我国集成电路发展对高层次专门人才的大规模需要，改善工科学位比较单一的状况，经国务院学位委员会批准，在我国设置集成电路工程专业学位研究生的培养，培养了一批“用得上”的工程技术人才。集成电路工程专业学位研究生自设置以来，取得了蓬勃的发展，受到用人单位的肯定和好评。由于其生源广泛、数量巨大，培养方法和模式更需要一定的创新性。近年来，在集成电路工程专业学位研究生培养过程中，经过多年的办学积累，探讨了一些办学和培养集成电路工程专业学位研究生的经验。
二、专业学位研究生培养过程中的关键事项
1.优选导师，确保培养质量。集成电路工程专业学位研究生教育形式较新，最初专业学位研究生的培养在众多地方借鉴了学术型研究生的办学经验，目前很多学者认为，只要能够胜任学术型学历研究生教育的导师就能胜任专业学位教育。这恰恰忽视了专业学位的知识背景和面向的行业领域。专业学位研究生教育规律与学术型研究生存在相当大的差异，首先，两者专业基础及学术背景不一样，专业学位研究生的系统性方面不如学术型研究生。其次，两者的治学环境不同，专业学位研究生与实际工程应用相结合。根据专业学位研究生特点有针对性地开展培养，应该选拔具有较强工程背景的教师进行指导。指导教师在进行指导时，应与学术型研究生指导工作有所不同，应更加注重专业学位研究生工程实践经验的培养。而且在学生的课题研究中，指导教师与学生多沟通，将自身融入到学生的实践研究中，带领学生参与技术上的创新和解决实际工程技术难题，这样才能确保学生的培养质量。
2.做到课堂理论与工程实际相结合。专业学位研究生培养的多年实践经验告诉我们，在指导过程中必须注重理论与工程实际应用结合，抽象概念与实际应用结合，激发学生学习兴趣，使理论易于理解和掌握。因此，教师要了解专业学位研究生的本科学历背景、知识结构和现在的工程方向等，在此基础上，做到课程理论联系工程实际，为专业学位研究生培养工作打下良好的基础。为了满足微电子领域内不同行业的需求，在多年的专业学位研究生培养中进行了积极的探索。首先，学生可以根据研究方向，在教师的指导下进行专题理论课程的选择。例如，进行SOC设计的可以选择《SOC及IP技术讲座》课程，研究无线传感器网络的可以选择《无线传感器网络技术》或《计算机网络与通信》专题讲座，研究空间通信的选择《深空通信技术专题》等等。有针对性地，使学生不是单纯盲目的学习，这样的培养才能做到理论与工程实践真正结合。实践结果表明，那些课堂上刻苦学习，能够将理论用于实践并努力钻研的学生，将有更好的培养效果和未来发展空间。
3.学位论文选题恰当，工程背景好。选题重要性要放在首位，要求“论文选题来自于工程实践，工程背景明确，应用性强”，有的放矢，结合工程实际问题才是最好的选题。从现实意义上讲，专业学位论文的选题是发现工程问题并确认研究方向。当前有些专业学位论文质量不高、没有创新性，一个重要原因就是选题不恰当。因此，在选题时，学生应急科研工作之所急，通过论文工作，使自己既能解决工程实际问题，又能提高科研工作能力。
集成电路工程专业学位论文的选题与学术型研究生的选题不同，其选题应来源于工程实践，应有明确的应用价值，其可以是一个完整的工程项目、技术改造或技术攻关专题，也可以是新工艺、新设备、新产品的研制与开发。论文是否合格不仅看其理论水平的高低，还要看是否有实际的应用价值。因此，由于论文选题时，应该从以下几点之一进行把握。①研究性，是否在工程实际中有技术改进和提高。如果是结合重大工程实际课题，在技术上的创新将具有研究性。②创造性，是否在工程领域中有所突破和有所创新，如果一般通过查新，能够申请发明专利的都具有创造性。③实用性，是否能解决生产实际中的问题。
三、集成电路工程专业学位研究生培养过程中的方法和步骤
专业学位研究生的培养过程包括课程学习、题目确定、开题报告、中期检查、学位论文撰写和论文答辩等环节。我校专业学位研究生的培养年限一般为二年，原则上用0.75-1学年完成课程学习，用1-1.25学年完成硕士学位论文。这些环节是一个有机的整体，需要合理安排，搞好各个环节的链接，进行一体化考虑。只有严格要求，才能够保证专业学位研究生在两年的时间内保质保量的达到国家硕士生培养的要求。作为集成电路工程专业学位研究生的培养，其专业基础相对学术型研究生存在一定的差距，不进行合理的引导就会使得学生失去学习的兴趣。专业学位研究生的培养不能以单纯拿到毕业证为目标，应更加严格管理、严格把关，保证培养质量。通过近几年的经验积累，以专业学位研究生的培养为例，一般按照下列的步骤进行：第一学期，主要以课程学习为主，并在课堂学习中，定期安排相关教师对本实验室从事的科研项目进行学术讲座，让学生了解实验室开展的课题研究方向和从事的科研项目，从总体上进行了解和把握，逐渐培养学生的钻研兴趣。开展教师或高年级学生关于研究课题的专题讲座和基本软件使用方法技能培训，使学生尽快掌握相关领域的专业知识和所需要的基本软件操作方法，如从事ASIC接口电路的学生在第一学期就要求掌握Hspice和Candece等软件。在学期末对学生进行相关领域知识进行摸底考核，对优秀学生进行奖励，末位学生进行督促教育，使其尽快的减小自身差距。第二学期，在学习专业课程的同时，学生进入实验室参与科研工作，将从事科学研究的方法和经验有针对的进行训练。在进入实验室期间，可以将科研任务进行分解，将非核心技术部分交给学生独立去完成，让学生提前进入科研状态，完成一些力所能及的科研任务，坚定他们从事科学研究的信心。定期通过实验室的学术活动检查学生课题的完成情况，从总体上把握学生的研究方向和研究方法。第三学期，根据专业学位研究生的学习情况和所掌握的知识水平，有针对性的指导学生进行课题实践，让学生根据自己的特长进行课题研究。在学生进入课题研究工作时，导师指导学生了解本研究领域国内外技术发展的现状，培养学生创造性思维能力和独立思考、解决问题的能力。培养学生阅读国内外文献的能力，使其在科研工作中大胆实践，理论联系实际，使学生在科研工作中有所发明、有所创造。学生明确了课题目标，知道为什么做、做什么、怎样做，就能有目标有方向地开展课题研究工作。第四学期，主要是督促检查学生毕业论文工作，在其课题研究过程中应当定期进行检查，避免学生课题研究偏离方向，选择错误的方法。导师应当积极鼓励学生在本学期多发表学术论文。发表学术论文不仅能够提高学生的文字表达能力，还能够让学生勤于思考，提出自己的创新方法，对学生后期的毕业论文撰写打下良好的基础。因此，踏实的论文工作是提高个人学术素养和掌握综合知识的最佳途径，为学生毕业后从事科研实践养成良好的工作作风，培养自主从事科研工作的能力。
总之，通过加强基础知识、基本技能训练与能力培养的相融通；实践与课程学习、业务培养与素质提高有机结合，使集成电路工程专业学位研究生养成了较强的自我获取知识的能力，自我构建知识的能力及自我创新的能力。已经毕业的专业学位研究生就业形势一直是供不应求。孔子曰：知之者不如好知者，好知者不如乐知者。学生只有好知并乐知，才能使集成电路工程专业学位研究生培养的质量不断稳定和不断提高。
参考文献：
[1]谭晓昀，刘晓为.信息企业集成电路工程领域工程硕士培养的探讨[J].科教论坛，2009，（2）：7-9.
[2]朱宪荣.改革实验教学培养创新人才[J].化工高等教育，2007，（6）.
[3]朱高峰.新世纪中国工程教育的改革与发展[J].高等工程教育研究，2003，（1）：3-9.
