数字电路设计教程范文

导语：如何才能写好一篇数字电路设计教程，这就需要搜集整理更多的资料和文献，欢迎阅读由公务员之家整理的十篇范文，供你借鉴。

篇1

1数字集成电路设计实验课程教学现状

数字集成电路设计课程为黑龙江大学集成电路专业学生本科阶段的必修课。传统的数字集成电路设计实验教学课程可使学生加深对所学理论知识的理解，熟练软件使用过程，增强动手操作能力，但还存在如下三方面问题:A.实验教学方法有待改进。在传统的数字集成电路设计实验教学中，上课前，学生基本不了解实验仪器和软件，也不清楚实验课的内容。课程开始后，教师需要把相应理论知识、仪器操作和软件使用等内容一一讲授清楚，在有限学时内，更多的讲授时间就压缩了学生动手实验和探索更深入问题的时间，不利于学生实践能力的培养。B.实验课程内容相对简单。目前，黑龙江大学数字集成电路设计实验课程的内容较为基础，基本单元电路的设计仿真占比较大，开放性实验项目不多。实验内容主要涉及比较器、编码器和加法器等基础门电路的仿真，学生使用ModelSim软件通过Verilog语言编写相应电路的网表，然后编写对应testbench文件并进行仿真验证所写电路网表功能的正确性。这类基础实验有利于学生熟练掌握编程语言和软件使用，并加深对基本单元电路的理解，但内容相对简单，对于学生设计综合能力的进一步培养还有所欠缺。C.实验课程考核机制单一。传统数字集成电路设计实验课程的考核成绩只做为其理论课程总成绩的一小部分。黑龙江大学的数字集成电路设计实验课程的考核形式一般为学生每次实验课程中是否完成了几项规定的实验内容，所有实验内容完成后所得成绩的叠加即为该门实验课程的总成绩。由于实验内容具有固定性和同一性，成绩较好的学生快速完成实验内容后难于进一步进行探索研究，这种简单的考核方式无法很好反映出学生掌握实验技能的梯度，也不利于学生发挥创新型思维进行设计实验，阻碍了学生的实践能力发展。

2基于翻转课堂教学模式的改革探索

A.课堂翻转，提升学生学习质量。在翻转课堂教学模式中，教师应由专注“如何教”转向研究学生“如何学”。在数字集成电路设计实验教学中，教师可根据本次课程的实验内容，在课程开始前一周将相应的学习知识点、软件操作、硬件搭建及要解决的问题以电子文档或视频的形式放于共享平台上。学生需要在共享平台上进行课前学习，学习期间应查阅相关参考资料，将简单的知识点尽量通过自学解决，将重点难点问题标记出来，在课堂中与教师或学习小组交流、讨论，并最终解决问题［2］。这种翻转课堂教学模式改变了传统课堂的教学方式，强化了学生主动学习的意识，提高了课堂时间利用率，可提升学生的学习质量［3］。B.实验课程内容和模式改革。实验课程对学生基础知识掌握情况的检验和设计能力的培养至关重要，因此，应打破传统实验课程辅助理论课程开设的现状，将数字集成电路设计课程实验部分作为一门拥有独立学分的必修课。实验内容应具有基础性、多样性、创新性和完整性，确保学生在做好基础性实验后，切实提升创新性实验能力。实验内容中应增加综合电路设计题目所占比重。目前，实验室拥有SEED－XDTKFPGA教学实验平台，拥有视频显示、LED显示、数码管等验证设备，可开设多种实验教学项目。学生可利用该平成编写源代码、综合、编写测试文件、功能仿真、约束设计、布局布线后仿真、生成FPGA下载代码文件、FPGA下载程序和实验平台验证结果全流程。应充分利用SEED－XDTKFPGA教学实验平台的强大功能，将该平台贯穿数字集成电路设计实验课程始终，如:可增加数码管显示、LED跑马灯、频率计等基础实验项目，独立电路设计项目也应利用该平台进行开展。这对于提高学生的数字电路设计能力、动手实践能力和掌握FPGA开发过程具有重要意义。C.完善实验课程考核机制，注重学生创新能力培养。应建立课前学习考核制度，督促学生做好课前学习。翻转课堂教学模式若要在数字集成电路设计实验教学中达到好的效果，就必须建立适当的课前考核机制。可将学生课前学习时长和通过课前学习掌握基础知识的程度作为一项课程考核指标，考核分数计入最终实验课程成绩内(占实验总成绩的20%)，进而督促学生必须做好课前学习。数字集成电路设计课程实验部分的主要任务是培养学生的数字集成电路设计能力，因此，要注重实验中创新性设计能力的考核。以往实验总成绩由每次实验得分累加获得，改革后，实验总成绩应为课前学习考核得分(20%)、每次完成实验内容考核得分(20%)和完成一个独立电路设计实验考核得分(60%)三项累加获得。独立电路设计实验需要完成电路建模、电路网表编写、testbench编写和在FPGA实验箱进行功能验证等工作。教师可根据学生在设计过程中每一步骤的完成情况给出准确的评价分数，这样可以较为细致地检验学生对基础知识和电路设计能力的掌握情况，而且独立电路设计实验分值占比较高，如果不能完成电路设计，则该门课程无法通过考核，可通过这种方式调动学生的积极性，加强学生的紧迫感，提高学生的学习质量。

3结语

通过对翻转课堂教学模式的研究，结合黑龙江大学数字集成电路设计实验教学课程现状，探索了基于翻转课堂的实验教学方法。该方法根据目前实验教学课程存在的问题，提出了课堂翻转、完善课程考核机制和实验内容改革的方法，可以增强师生之间的交互性，增加学生动手实验的时间，有助于教师在课堂上更好地掌握每一位学生真正的学习状态和学习效果，从而有效提升学生的数字集成电路设计能力、创新思维能力和实践能力。

参考文献:

［1］石端银，张晓鹏，李文宇.“翻转课堂”在数学实验课教学中的应用［J］．实验室研究与探索，2016，35(01):176－178.

［2］王伟.基于翻转课堂的《土木工程材料》实验教学研究［J］．四川建材，2018，44(08):245－246.

篇2

关键词：高职院校；数字电路；课程设计；改革

数字电路课程设计是保证教学效率的重要措施，随着教学改革不断深入，以及社会各行业对实用技能型人才的的要求越来越高，高职院校的学生需要具有较强的工作岗位的的能力，这也加大了教师对该门课程的总体教学难度。为了更好地实现“因材施教”，高职院校的相关专业教师应当立足实践，优化课程设计、创新教学方法，并科学分析判断“数字电路”课程教学目标和现状，制定完善的课程教学计划，进而为培养应用型人才创造优质资源。

一、“数字电路”课程改革教学现状

学以致用是教育的最终目标，课程改革是完善教学质量、提升教学水平的重要措施。课程教学改革对学生和教师提出了新的要求和希望，由于目前高职院校普遍对课程改革存在认识错误，导致教学现状不容乐观。主要体现在：落后的教学模式、单一的教学方式、不健全的教学设施等因素。这些都严重影响课程教学质量，不利于课程改革计划的同步实施，制约了课程教学改革的可持续发展。

（一）教学模式落后

“数字电路”课程教学作为电子专业以及通信自动化等专业的专业基础课程，要求学生充分掌握并理解里面的理论知识。进一步来说，也是一门理论与实践相结合的学科，除了掌握扎实的理论基础，还要具备较强的实践动手能力，比如设计一些简单的数字逻辑功电路等，这对以后的工作有非常大的帮忙。但目前大多数高职院校依然沿用传统的教学模式，不管是理论还是实验实训，很多教师只是根据教材进行讲授，且所使用的课本教材几年不变，授课方式也主要以单一的说教模式为主，缺乏创新意识，导致课堂教学氛围枯燥乏味，大大降低了学生的学习积极性。

（二）教学方法单一

教学方法在一定程度上决定了教学的效果。数字电路属于理科范畴，对学生逻辑思维和理解能力要求较高。目前，高职院校“数字电路”课程教学以课本教学为主，以实验教学为辅，受课程教学目标限制，相对于普通本科教学来说对教学内容有所压缩，导致学生在实验操作中，大多是以样画瓢，没有真正领悟并正确应用理论知识，造成虚有其表的现状[1]。同时，由于教学方法相对单一，实践课程与理论课程分配严重不均，难以实现高效教学。

（三）教学资源匮乏

教学资源是优化教学水平的垫脚石，教学资源匮乏直接导致教学设备破旧、教学条件落后、师资力量薄弱等现状。高职院校重在培养一线岗位应用型人才，粗制滥造的教学资源，无法满足社会发展对岗位人才的高标准要求。进而形成教学质量与岗位需求质量不成比例，从而造成高职院校学生无法适应社会发展节奏，最终迫使其转变工作类型，造成严重的教学资源浪费。

二、高职院校“数字电路”课程改革对策分析

改革是推动发展，促进教学进步的重要途径。教学改革是时代进步发展的必然趋势，是应对社会稳定发展的前提。高职院校肩负着培养社会应用型人才的重要使命，其教学任务“任重而道远”。面对“数字电路”课程改革现状，高职院校需要制定高标准、高要求、高质量教学计划，进而为全面实现高效教学奠定基础。

（一）创新教学方法

教学方法直观体现在教学水平上，创新教学方法有利于实现高效教学。首先，学校应制定完善的教学计划，按照课程标准和内容以年度为单位。其次，完善各项教学措施，包括教学质量考核、教师能力考核、教学监督管理等制度。同时，针对“数字电路”课程改革要求，督促教师自我学习、自我完善，鼓励教师一教学大纲为基础大胆创新，包括开设多媒体教学、强化实验教学、尝试开放式教学，例如：双师教学模式的尝试，将理论与实践进行独立教学，进而充分发挥课程改革实践价值。

（二）优化教学内容

“数字电路”教学课程是一门综合性学科，包含组合逻辑电路、时序逻辑电路及相应测试信息，需要教师多渠道、多领域搜集教学资源[2]。因此，教师可以尝试定期跟新教学内容，以便于与时俱进。例如：将理论教学与实验教学进行同步，便于学生形象记忆更好地“学以致用”；融入创新教学特色，开设开放式课堂教学，以学生为主体，还可以通过开展模型、实验竞赛等形式，促进学生相互学习。同时加强教与学的融合，传统教学成分离现状，加强融合能够巩固基础知识；另外，教师在教学过程中应立足实践多引用案例，并鼓励学生自主探究学习，从而更好地适应社会发展要求。

（三）完善教学资源

教学资源是巩固教学质量的关键，教学资源包括硬件设设施、软件设施及师资力量。目前，高职院校普遍存在师资力量匮乏现象。“数字电路”课程作为应用型课程教学，对硬件设备及实验器材的消耗较大，学校应加强完善[3]。对于软件设备包括科研资金及师资力量的投入，应加强重视，并优化师资队伍建设。包括建立人才储备战略、提高教师应聘门槛等。在教学中，定期对教学设备进行质量验收，便于提高高职院校整体教学水平。

三、结语

综上所述，高职院校“数字电路”课程设计教学改革受众多客观因素影响依然存在许多现实性问题，严重阻碍了改革的步伐，不利于高职院校的可持续发展。随着教学改革的深入，高职院校要想健康稳定发展，必须要制定完善的课程改革应对措施，并进行课程教学评估，便于更好地改善高职院校落后的发展现状。总的来说，高职院校课程设计改革是一项长远的工作任务，需要制定明确的工作计划，才能最大限度发挥高职院校的实践教学价值。

【参考文献】

[1]施丽莲.应用型人才培养中“数字电路”课程教学模式改革[J].中国电力教育.2012，（8）：51-51.

篇3

摘要 EDA技术是用于电子产品设计中比较先进的技术，可以代替设计者完成电子系统设计中的大部分工作，而且可以直接从程序中修改错误及系统功能而不需要硬件电路的支持，既缩短了研发周期，又大大节约了成本。本文中，笔者根据自己的经验，对交通灯系统控制器进行相关设计，并以此来说明EDA技术的设计优越性。

关键词 EDA技术；数字电路；应用研究

中图分类号TP39 文献标识码A 文章编号 1674-6708（2012）61-0164-02

在数字电路设计领域，随着微电子技术的迅猛发展，其设计的复杂程度都在不断地增加，而且电子产品更新换代的步伐也越来越快。EDA技术是用于电子产品设计中比较先进的技术，它具有其他电子产品设计技术无法比拟的优势，比如：使用这种技术从程序中修改错误时，不需要提供额外的硬件电路等。使用EDA技术进行相应的产品设计时，不仅可以缩短产品开发周期，而且可以节约产品开发成本。在EDA技术的应用中，为了说明EDA技术的设计优势，本文使用这种技术对十字路口的交通灯控制系统进行了相应的设计，并通过相关仿真软件的仿真结果，说明了EDA技术的设计优越性。

1 EDA技术特点分析

在使用EDA技术进行设计时，一般是先在这个平台上完成设计文件，这种设计文件的完成可以通过原理图或者其他语言实现。在具体设计时，通过软件的方式对所要设计的系统硬件功能进行相应的描述是一名设计者所需要做的工作。设计者可以在相应工具的辅助下，应用CPLD/PPGA器件，就可以得到最后的设计结果。EDA技术的优势主要体现在以下四个方面：

1）EDA技术采用的“自顶向下”的全新设计方法属于模块化的设计方法，具有模块化设计方法的优势；2）使用EDA技术进行数字电路设计时，由于高层设计可以单独于器件的结构而独立存在，所以在设计初期，设计者可以集中精力进行最优化的需求设计，无需考虑器件（比如：芯片结构等）的限制。这种设计思路无疑可以减少设计者设计时的风险设计，降低了设计成本，缩短了设计周期；3）采用EDA技术平台所设计的数字电路，可以在可编程控制器件及各种集成电路之间实现简单的移植工作。这个有点主要是由于本系统采用的是硬件描述语言进行的设计，这种设计方法可以完全独立于目标器件的结构而存在；4）采用EDA技术进行数字电路设计，可以采用并行设计原则，即：可以由多个设计者同时进行相关设计工作。

2 交通控制器的设计

笔者所设计的交通管理器十字路口甲、乙两条道路的红、黄、指挥车辆和行人安全通行，交通管理示意图如下图所示。图中，是甲道红、黄、绿灯；R2.Y2.G2是乙道红、黄、绿灯。绿三色灯，Rl、Y1、Gl。

2.1系统设计方案

该交通管理器由控制器和受其控制的3个定时器以及6个交通管理灯组成。图中3个定时器分别确定甲道和乙道通行时间t3，tl以及公共的停车(黄灯亮)时间t2。这3个定时器采用以秒信号为时钟的计数器来实现，C1，C2和C3分别是这些定时器的工作使能信号，即当C1.C2或C3为.时，相应的定时器开始计数，W1.W2和W3为定时计数器的指示信一号，计数器在计数过程中，相应的指示信号为0，计数结束时为1。

2.2交通控制模块

1）So状态表示：乙道绿灯亮，甲道红灯亮的状态，30s定时器开始计时，且通车时间不超过30s；2）Sl状态表示：乙道通车时间己达到30s，此时，乙道黄灯亮，甲道红灯亮的状态，5s定时器开始计时；3）S2状态表示：乙道黄灯时间己超过5s，此时，乙道红灯亮，甲道绿灯亮的状态，30s定时器开始计时；4）S3状态表示：甲道通车时间己超过30s，此时，乙道红灯亮，甲道绿灯亮的状态，5s定时器开始计时:以后当甲道黄灯亮计时超过5秒时，接So状态；5）甲、乙两道红、黄、绿三个灯分别用R1，Y1，G1和R2，Y2，G2表示。灯亮用“1”表示，灯不亮用“0”表示。则两个方向信号灯的4种状态。

2.3定时单元模块

本设计中的定时单元模块有3个，分别为count30s、count26s、Count5s。它们定时时间不同。在定时单元count30s、count26s、Count5s的设计中，为设计要求需进行减计数，设计中使用的是加法计数。由于篇幅有限，主要VHDL源程序及分析情况，笔者在此不再赘述。

3 系统仿真

交通管理器的仿真波形如图2所示。

从上图中可以得到以下结果：rl高电平、g2高电平：甲道禁止状态、乙道通行状态；30s后，rl高电平、y2高电平：甲道禁止状态、乙道停车状态；5s后，91高电平、r2高电平：甲道通行状态、乙道禁止状态；26秒中后，yl高电平、r2高电平：甲道停车状态、乙道禁止状态；5s后，rl高电平、g2高电平：甲道禁止状态、乙道通行状态；g2高电平：乙道通行状态，至此，这个系统完成了一个工作循环，设计达到了要求。

4结论

本文中，根据具体的实例有力的证明了EDA技术的优越性，希望我们教师能把EDA在数字电路中的应用发挥到极致，为提高我校学生的竞争能力，适应市场的需要而努力。

参考文献

篇4

（西安邮电大学电子工程学院，陕西西安710121）

摘要：为了高效地利用Verilog HDL语言中always行为建模语句设计集成电路，采用比较和举例论证的方法，总结出always语句中事件控制敏感信号对设计仿真的影响。always语句中敏感信号分为时钟边沿信号和电平信号，对于敏感信号为时钟边沿信号，仿真结果直观简单；但是对于敏感信号为电平信号，敏感信号必须是所有的输入和判断语句的信号，否则仿真结果不确定。

关键词 ：Verilog HDL；always语句；敏感信号；时钟边沿信号；时钟电平信号

中图分类号：TN911.6?34；TP312 文献标识码：A 文章编号：1004?373X（2015）15?0032?03

收稿日期：2015?02?26

基金项目：陕西省教育厅专项科研基金（2013JK0626）；西安邮电大学青年教师科研基金资助项目（101?1215；101?0473）

0 引言

硬件描述语言（Hardware Description Language，HDL）是一种用形式化方法来描述数字电路和系统的语言。Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的，两种HDL 均为IEEE 标准。但是Veriolg 语言的很多规定与C语言相似，代码简单，有大量支持仿真的语句与可综合语句，对于初学者设计简单的数字系统，更容易学习和掌握[1]。所以，Verilog HDL语言在大规模集成电路和现场可编程门阵列设计中得到了广泛的应用[2?4]。

在集成电路设计中，Verilog语言中的always语句经常用来描述时序逻辑电路和组合电路。always语句是一种结构化的过程语句，是行为级建模的基本语句，它的语句格式为：always@（敏感事件列表），敏感事件可以是时钟边沿信号也可以是电平信号，分别对应时序逻辑电路和组合逻辑电路[5]。敏感事件列表中可以包含多个敏感事件，只要所列举的任意一种情况发生，都将激活事件控制，各个敏感事件之间是“或”的关系；但不可以同时包括电平敏感事件和边沿敏感事件，也不可以同时包括同一个信号的上升沿和下降沿，这两个事件可以合并为一个电平敏感事件。而且，按照语法要求，在always块中只能给寄存器变量赋值。

在实际应用中，敏感信号为时钟边沿信号，仿真综合结果一般正确。但是当敏感信号为电平信号时，情况就会变得复杂，仿真综合结果会变得不确定。文献[6]对always敏感信号与仿真结果的这种不确定性问题也进行了肯定，但是并没有进一步的分析。本文对always语句中的事件控制敏感信号出现的各种情况进行对比探讨，发掘always语句中敏感信号分别为时钟边沿信号和电平信号的差异，并通过仿真图形去验证。

1 敏感信号为时钟边沿信号

Always语句中的敏感信号如果为时钟边沿敏感事件，一般用来表示时序逻辑电路，时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与之前的输入有关。从电路行为上讲，不管输入如何变化，仅当时钟的沿（上升沿或下降沿）到达时，才有可能使输出发生变化[7]。这里以经常用到的D触发器为例，其仿真图如图1所示。

上面所述的D 触发器，赋值语句为q<=a|b，等式右端为wire型变量。再举个多敏感信号的时序逻辑电路的例子，比如带有清零端的16 分频，其仿真图如图2所示。

只要在always块的敏感信号表中定义有效的时钟沿，敏感词的作用立竿见影，然后使用过程赋值语句对信号赋值，就可以实现时序逻辑电路。

2 敏感信号为电平信号

always语句中的敏感信号如果为电平敏感事件，一般用来表示组合逻辑电路，组合逻辑电路的特点是输出信号只是当前时刻输入信号的函数，与其他时刻的输入状态无关，无存储电路。从电路行为上看，其特征就是输出信号的变化仅仅与输入信号的电平有关，不涉及对信号跳变沿的处理[8]。always电平敏感信号列表，必须将所有的输入信号和条件判断信号都列在信号列表中。有时不完整的信号列表会造成不同的仿真和综合结果，因此需要保证敏感信号的完备性。在实际的PLD 器件开发中，EDA 工具都会默认将所有的输入信号和条件判断语句作为触发信号，增减敏感信号列表中的信号不会对最终的执行结果产生影响，因此如果期望在设计中通过修改敏感信号来得到不同的逻辑，是不能实现的，这也是经常犯错的地方，这是因为仿真器在工作时不会自动补充敏感信号表。如果缺少信号，则无法触发和该信号相关的仿真进程，也就得不到正确的仿真结果。这里以一个2?4译码器为例，其仿真图如图3所示。

如果想用一个敏感信号来控制逻辑变化，比如当enable信号的电平发生变化时，再去译码，程序如下，仿真图如图4所示。

由图4 可以看出，这并不是所需的结果，这就是前面所说的，系统自动将所有的输入作为了敏感信号。

因此，在应用always块语句表述组合逻辑电路时，一定要注意敏感信号的完整性，要求触发为所有内部用到的信号，可以用always@（*），此时，综合工具和仿真工具会自动将所有的敏感信号自动加入敏感信号列表。

前面已经提到过always敏感信号不可以同时包括同一个信号的上升沿和下降沿，这两个事件可以合并为一个电平敏感事件。在设计中，一些初学的设计者经常在时钟的上升沿和下降沿都进行计数器加1，以为这样能实现倍频，仿真结果如图5所示。

从图5中可以发现并没有出现想要的结果，而是呈现出了高阻态。将直接加1运算改为直接的赋值语句，程序如下，仿真结果如图6所示。

从图6中可以看出，cnt8这个变量存储的是最后一次赋值，这时当always敏感信号为电平信号，系统默认为组合逻辑电路，虽然将信号定义为reg 型，但只是为了满足always 模块中的信号必须定义为reg 型的语法要求，最终的实现结果中并没有寄存器，在图5中出现高阻态，因为cnt8=cnt8+1是计数器，是时序逻辑电路。

3 结论

本文对Verilog语言中always块语句中的敏感信号进行了对比探讨，得到如下结论：

（1）如果敏感信号是时钟边沿触发信号，表示的是时序逻辑电路，而且在描述时序电路的always 块中的reg型信号都会被综合成寄存器，而且时序逻辑的敏感信号列表只需要加入所用的时钟触发沿即可。

（2）如果敏感信号是电平触发信号，表示的是组合逻辑电路，这里一定要注意敏感信号的完整性，即所有的输入和判断语句的信号都要加为敏感信号，否则，得不到想要的设计结果。

（3）在组合逻辑电路描述中，将信号定义为reg型，只是为了满足always模块中的信号必须定义为reg 型的语法要求，最终实现结果中并没有寄存器。

参考文献

[1] PALNITTKAR S.Verilog HDL 数字设计与综合[M].夏宇闻，胡燕祥，刁岚松，译.2版.北京：电子工业出版社，2009.

[2] 孙继荣，李志蜀，王莉，等.程序切片技术在软件测试中的应用[J].计算机应用研究，2007，24（5）：210?213.

[3] 宁佐林，邱智亮.PCI桥接IP Core 的Verilog HDL 实现[J].电子科技，2006，19（4）：43?46.

[4] 赵东，耿卫东，吴春亚，等.用FPGA 实现OLED 灰度级显示[J].光电子? 激光，2002，13（6）：554?558.

[5] 罗杰.Verilog HDL与数字ASIC设计基础[M].武汉：华中科技大学出版社，2008．

[6] PADMANABHAN T R，SUNDARI B B T. Design through Verilog HDL [M]. New York：John Wiley & Sons，2013.

[7] CILETTI M D. Advanced digital design with the Verilog HDL [M]. 2nd ed. Beijing：Electronic Industry Press，2010.